2.1晶體管知識(shí)簡(jiǎn)介2.2MOS晶體管開(kāi)關(guān)2.3基本的CMOS邏輯門(mén)2.4邏輯設(shè)計(jì)相關(guān)基礎(chǔ)知識(shí)簡(jiǎn)介

習(xí)題第2章CMOS電路設(shè)計(jì)基礎(chǔ)

晶體管是在實(shí)際需要和理論推動(dòng)的共同作用下問(wèn)世的。晶體管是20世紀(jì)的一項(xiàng)重大發(fā)明，其重要性可以與印刷術(shù)、電燈和電話等人類(lèi)最基本、最重要的發(fā)明相提并論。晶體管實(shí)際上是所有現(xiàn)代電器的關(guān)鍵元件，它是微電子革命的先聲。晶體管出現(xiàn)后，人們就能用一個(gè)小巧的、功率消耗低的電子器件來(lái)代替體積大、功率消耗大的電子管了，而且由于晶體管可以使用高度自動(dòng)化的過(guò)程進(jìn)行大規(guī)模生產(chǎn)，因而其單位成本極低。晶體管是構(gòu)成電路的最小元件，它的性能直接影響電路的性能，所以了解晶體管的結(jié)構(gòu)及工作原理是十分必要的。2.1晶體管知識(shí)簡(jiǎn)介

1.晶體管的發(fā)明

晶體管的發(fā)明，最早可以追溯到1929年，當(dāng)時(shí)工程師利連費(fèi)爾德已經(jīng)取得了一種晶體管的專利，但是，限于當(dāng)時(shí)的技術(shù)水平，制造這種器件的材料達(dá)不到足夠的純度，而使這種晶體管無(wú)法制造出來(lái)。

1946年1月，美國(guó)貝爾實(shí)驗(yàn)室的肖克萊、巴丁和布拉頓組成研究小組，他們把一片P型硅的表面處理成N型，然后在表面滴上一滴水，接著在水中插入一個(gè)涂有蠟?zāi)さ慕饘籴?，在水和硅之間加上8MHz的電壓，從硅中流到針尖的電流被改變，從而實(shí)現(xiàn)了功率放大。經(jīng)過(guò)若干改進(jìn)，最后的模型是：在一個(gè)楔形的絕緣體上蒸金，然后用刀片將楔尖上的金劃開(kāi)一個(gè)小縫，將金分割成距離很小的接觸點(diǎn)，將該楔形體與鍺片接觸，在鍺片表面形成間距為5μm的兩個(gè)接觸點(diǎn)，分別作為發(fā)射極和集電極，襯底作為基極。經(jīng)過(guò)無(wú)數(shù)次的探索和實(shí)驗(yàn)，他們終于研制出一種點(diǎn)接觸型的鍺晶體管，如圖2.1所示。在為這種器件命名時(shí)，布拉頓想到它的電阻變換特性，即它是靠一種從“低電阻輸入”到“高電阻輸出”的轉(zhuǎn)移電流來(lái)工作的，于是將其取名為trans-resister(轉(zhuǎn)換電阻)，后來(lái)縮寫(xiě)為transistor，中文譯名就是晶體管。1956年，肖克萊、巴丁、布拉頓三人因發(fā)明晶體管同時(shí)榮獲諾貝爾物理學(xué)獎(jiǎng)。圖2.1第一個(gè)晶體管照片

2．晶體管的分類(lèi)

晶體管大體上可分為兩類(lèi)：雙極性晶體管和場(chǎng)效應(yīng)晶體管。2.2.1獨(dú)立晶體管開(kāi)關(guān)

MOS晶體管(金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)管)是構(gòu)成CMOS電路的基本元件，可分為NMOS晶體管和PMOS晶體管兩種類(lèi)型。NMOS晶體管和PMOS晶體管組合在一起，兩者互為補(bǔ)充，構(gòu)成互補(bǔ)MOS(CMOS)。

NMOS晶體管由埋在P型襯底中的N型漏區(qū)和源區(qū)構(gòu)成。源、漏之間的電流是由通過(guò)源極和漏極之間的N型導(dǎo)電溝道中的電子形成的。圖2.2給出了NMOS晶體管的結(jié)構(gòu)圖和電路符號(hào)圖。2.2MOS晶體管開(kāi)關(guān)圖2.2NMOS晶體管的結(jié)構(gòu)圖和電路符號(hào)圖

NMOS晶體管和PMOS晶體管的襯底總是連接到固定電平上。對(duì)于NMOS晶體管來(lái)說(shuō)，襯底總是接邏輯“0”電平。當(dāng)NMOS晶體管的柵極接邏輯“1”電平的時(shí)候，晶體管導(dǎo)通。

圖2.3給出了PMOS晶體管的結(jié)構(gòu)圖和電路符號(hào)圖。對(duì)于PMOS晶體管來(lái)說(shuō)，襯底總是接邏輯“1”電平。當(dāng)柵極接邏輯“0”電平的時(shí)候，晶體管導(dǎo)通。這里有一個(gè)辨識(shí)晶體管的技巧就是：NMOS晶體管的柵極看起來(lái)像是“1”，而PMOS晶體管的柵極看起來(lái)像是“0”。圖2.3PMOS晶體管的結(jié)構(gòu)圖和電路符號(hào)圖

NMOS晶體管和PMOS晶體管可以看做是一個(gè)壓控式開(kāi)關(guān)，柵極上所加的電壓控制晶體管的“開(kāi)”或者是“關(guān)”。晶體管的開(kāi)關(guān)模型如圖2.4所示。圖2.4晶體管的開(kāi)關(guān)模型當(dāng)NMOS晶體管的柵極加上邏輯“1”電平的時(shí)候，開(kāi)關(guān)“閉合”或者“導(dǎo)通”，源極和漏極被連接起來(lái)，漏極的電平被傳遞到源極。當(dāng)漏極和源極之間傳遞的是“0”電平時(shí)，NMOS開(kāi)關(guān)是一個(gè)性能非常好的開(kāi)關(guān)；當(dāng)漏極和源極之間傳遞的是“1”電平時(shí)，NMOS開(kāi)關(guān)性能不是很好，通常電壓在經(jīng)過(guò)開(kāi)關(guān)后會(huì)下降一些。當(dāng)NMOS晶體管的柵極加上邏輯“0”電平的時(shí)候，開(kāi)關(guān)“打開(kāi)”或者“截止”，源極和漏極之間斷開(kāi)，如圖2.4(a)所示。圖2.4(b)給出了PMOS晶體管的開(kāi)關(guān)模型，當(dāng)PMOS晶體管的柵極加上邏輯“0”電平的時(shí)候，開(kāi)關(guān)“閉合”或者“導(dǎo)通”，漏極和源極被連接起來(lái)，漏極的電平可以傳遞到源極。與NMOS晶體管類(lèi)似，PMOS開(kāi)關(guān)在傳遞“1”電平的時(shí)候性能比傳遞“0”電平的時(shí)候要好。正因?yàn)镹MOS晶體管和PMOS晶體管在源極和漏極之間分別傳遞“0”和“1”的時(shí)候有很好的開(kāi)關(guān)性能，所以通常用NMOS晶體管傳遞邏輯“0”電平，而用PMOS晶體管傳遞邏輯“1”電平。邏輯“0”電平通常由芯片的地電平來(lái)表示；反之，邏輯“1”電平由電源電壓表示。應(yīng)該注意到對(duì)柵極上同樣的數(shù)字信號(hào)電平，NMOS和PMOS開(kāi)關(guān)的“閉合”或者“打開(kāi)”的狀態(tài)是互補(bǔ)的，所以將PMOS晶體管和NMOS晶體管組合在一起，能夠簡(jiǎn)單又可靠地生成兩種邏輯電平，這就是把它們組合在一起稱為CMOS(互補(bǔ)CMOS)的原因。

當(dāng)晶體管導(dǎo)通的時(shí)候，可以將其簡(jiǎn)單想象成一個(gè)電阻，如圖2.5所示。圖2.5NMOS晶體管和PMOS晶體管的電阻模型由圖2.5可以看到，PMOS晶體管和NMOS晶體管的電阻模型是相同的，其電流方向都是從漏極到源極，將這個(gè)電流方向定義為正向電流的方向。流過(guò)晶體管的電流總量取決于晶體管等效電阻的阻值，而晶體管等效電阻的阻值取決于晶體管的尺寸。當(dāng)晶體管的寬度增加或者長(zhǎng)度減小的時(shí)候，晶體管的等效電阻減小，晶體管的電流驅(qū)動(dòng)能力增加?？梢哉f(shuō)晶體管的尺寸決定了晶體管開(kāi)關(guān)的速度，從而也決定了晶體管所構(gòu)成電路的速度。隨著工藝技術(shù)的進(jìn)步，柵極的長(zhǎng)度可以做得越來(lái)越小，從而提高了晶體管的開(kāi)關(guān)速度。在設(shè)計(jì)版圖的時(shí)候，晶體管的尺寸要與電路設(shè)計(jì)的晶體管的尺寸保持一致，所以在電路圖中要把晶體管的尺寸標(biāo)注出來(lái)。晶體管的尺寸包括長(zhǎng)度和寬度。長(zhǎng)度指的是柵極的長(zhǎng)度，通常是一個(gè)默認(rèn)值，即加工工藝所限定的某一個(gè)最小允許值，這個(gè)值被用來(lái)指定工藝。例如，我們?cè)O(shè)計(jì)某一個(gè)芯片的工藝為0.18μm，即芯片的默認(rèn)柵極長(zhǎng)度為0.18μm，在此工藝下晶體管的柵極長(zhǎng)度是默認(rèn)的0.18μm，所以在電路圖中晶體管的長(zhǎng)度是可以省略不標(biāo)的。

在圖2.6中假設(shè)采用的是0.18μm的工藝，則NMOS管的寬度是0.48μm，PMOS管的寬度是1.96μm，兩者的寬度都默認(rèn)為0.18μm。需要指出的是，器件所標(biāo)注的尺寸往往是省略單位的，我們通常認(rèn)定單位是μm(微米，即10－6m)。圖2.6標(biāo)注器件尺寸的MOS晶體管2.2.2復(fù)合晶體管開(kāi)關(guān)

把兩個(gè)NMOS晶體管串聯(lián)起來(lái)組成一個(gè)復(fù)合開(kāi)關(guān)，當(dāng)兩個(gè)晶體管的輸入有一個(gè)為“0”時(shí)，復(fù)合開(kāi)關(guān)相當(dāng)于斷開(kāi)；當(dāng)兩個(gè)晶體管都閉合時(shí)，即兩個(gè)NMOS晶體管的輸入都為“1”的時(shí)候，該復(fù)合開(kāi)關(guān)才閉合，輸出X為“0”，這在邏輯上實(shí)現(xiàn)了“與非”功能，此結(jié)構(gòu)如圖2.7(a)所示。與此相對(duì)應(yīng)，將兩PMOS晶體管串聯(lián)構(gòu)成復(fù)合開(kāi)關(guān)，如果有一個(gè)晶體管的輸入為“1”，則開(kāi)關(guān)斷開(kāi)；當(dāng)兩個(gè)晶體管的輸入都為“0”時(shí)，復(fù)合開(kāi)關(guān)閉合，輸出X為“1”，這在邏輯上相當(dāng)于一個(gè)“或非”結(jié)構(gòu)，如圖2.7(b)所示。如果將兩個(gè)NMOS晶體管并聯(lián)起來(lái)組成新的復(fù)合開(kāi)關(guān)，則當(dāng)兩個(gè)晶體管的輸入都為“0”的時(shí)候，開(kāi)關(guān)斷開(kāi)；如果其中有一個(gè)閉合，即NMOS晶體管的輸入至少有一個(gè)為“1”，此時(shí)復(fù)合開(kāi)關(guān)閉合，輸出X為“0”，這在邏輯上實(shí)現(xiàn)了“或非”功能，如圖2.7(c)所示。同樣對(duì)于此結(jié)構(gòu)的PMOS管來(lái)說(shuō)，當(dāng)輸入都為“1”的時(shí)候，開(kāi)關(guān)斷開(kāi)；當(dāng)輸入至少有一個(gè)為“0”的時(shí)候；開(kāi)關(guān)閉合，在邏輯上實(shí)現(xiàn)了“與非”結(jié)構(gòu)，如圖2.7(d)所示。圖2.7復(fù)合開(kāi)關(guān)模型

在設(shè)計(jì)電路的時(shí)候，并不是從單個(gè)晶體管的設(shè)計(jì)開(kāi)始的，而是由晶體管所組合成的邏輯門(mén)開(kāi)始的，這種設(shè)計(jì)方法減少了設(shè)計(jì)的復(fù)雜程度，縮短了設(shè)計(jì)周期，是普遍采用的設(shè)計(jì)方法。

大多數(shù)CMOS邏輯函數(shù)可以用反相器、與非門(mén)、或非門(mén)及傳輸門(mén)實(shí)現(xiàn)，所以本節(jié)將重點(diǎn)介紹這幾種最基本的門(mén)電路。2.3基本的CMOS邏輯門(mén)2.3.1反相器

反相器(Inverter)的功能就是將輸入的信號(hào)反相輸出。表2.1給出了反相器的真值表，通過(guò)真值表可知：當(dāng)輸入信號(hào)為“0”的時(shí)候，輸出為“1”?；仡櫱懊嫠榻B的MOS管的相關(guān)知識(shí)可以發(fā)現(xiàn)：當(dāng)PMOS管導(dǎo)通的時(shí)候，它可以很好地將源極的“1”信號(hào)傳輸?shù)铰O，而此時(shí)NMOS管是截止的，如圖2.8(a)所示；當(dāng)輸入信號(hào)是“1”的時(shí)候，NMOS管導(dǎo)通，PMOS管截止，同樣NMOS管可以將“0”信號(hào)輸出。也就是說(shuō)，當(dāng)需要輸出信號(hào)“0”的時(shí)候，只需要NMOS晶體管，而傳輸信號(hào)“1”的時(shí)候，只需要PMOS晶體管。將兩者組合起來(lái)就構(gòu)成了CMOS反相器，如圖2.8(b)所示。反相器的邏輯符號(hào)如圖2.8(c)所示。表2.1反相器的真值表圖2.8CMOS反相器在CMOS反相器中，NMOS和PMOS是不會(huì)同時(shí)導(dǎo)通的，即從VDD到VSS之間沒(méi)有直流通路，所以其靜態(tài)功耗非常小，這也是CMOS電路的特點(diǎn)之一，因?yàn)樵贑MOS電路中，NMOS和PMOS總是成對(duì)出現(xiàn)的。

在反相器電路圖中，同樣需要標(biāo)注尺寸，其標(biāo)注方法如圖2.9所示。在圖2.9(a)中，P代表PMOS晶體管的尺寸，N代表NMOS管的尺寸。標(biāo)注的尺寸同樣是晶體管的寬度在前，長(zhǎng)度在后或可以省略。圖2.9(b)給出了另外一種標(biāo)注方法，即PMOS晶體管的寬度在前，NMOS晶體管的寬度在后，晶體管的長(zhǎng)度省略。圖2.9反相器的尺寸標(biāo)注方法反相器的驅(qū)動(dòng)能力與其尺寸有著密切的關(guān)系，尺寸越大其等效電阻越小，驅(qū)動(dòng)能力也就越大。2.3.2CMOS與非門(mén)

當(dāng)所有給定條件中至少有一個(gè)條件不滿足時(shí)，結(jié)果才能出現(xiàn)，這種邏輯關(guān)系就是“與非”邏輯關(guān)系，實(shí)現(xiàn)“與非”邏輯關(guān)系的門(mén)電路就叫做與非門(mén)(NANDGate)。本節(jié)將介紹兩輸入的與非門(mén)，其他更多輸入的與非門(mén)可以通過(guò)MOS管的擴(kuò)展來(lái)實(shí)現(xiàn)。

兩輸入與非門(mén)的邏輯真值表如表2.2所示。表2.2兩輸入與非門(mén)的邏輯真值表通過(guò)真值表可以發(fā)現(xiàn)，當(dāng)兩個(gè)輸入同時(shí)為“1”的時(shí)候，輸出為“0”，這可以通過(guò)將兩個(gè)NMOS晶體管串聯(lián)來(lái)實(shí)現(xiàn)；當(dāng)有一個(gè)輸入為“0”的時(shí)候，輸出為“1”，這可以通過(guò)將兩個(gè)PMOS晶體管并聯(lián)來(lái)實(shí)現(xiàn)，其電路圖如圖2.10(a)所示。圖2.10(b)給出了兩輸入與非門(mén)的邏輯符號(hào)。其他三輸入或三輸入以上的與非門(mén)可以通過(guò)并聯(lián)PMOS晶體管和串聯(lián)NMOS晶體管來(lái)實(shí)現(xiàn)。圖2.10兩輸入與非門(mén)的電路圖和邏輯符號(hào)通常情況下，CMOS與非門(mén)的所有PMOS晶體管的尺寸都是相同的，所有NMOS晶體管的尺寸也是相同的，所以在標(biāo)注尺寸的時(shí)候只需要兩個(gè)參數(shù)就可以了，如圖2.11所示。

圖2.11中，P表示PMOS晶體管的寬度，N表示NMOS晶體管的寬度。晶體管的長(zhǎng)度為工藝默認(rèn)值。如果兩個(gè)PMOS晶體管或NMOS晶體管的尺寸要求不同，則在標(biāo)注的時(shí)候用P1、P2或N1、N2后加上尺寸值加以區(qū)分。圖2.11與非門(mén)的尺寸標(biāo)注2.3.3CMOS或非門(mén)

當(dāng)所給條件中的一個(gè)或一個(gè)以上被滿足時(shí)，結(jié)果就不能實(shí)現(xiàn)，這種邏輯關(guān)系就是“或非”關(guān)系。或非門(mén)(NOR)就是實(shí)現(xiàn)“或非”邏輯關(guān)系的門(mén)電路，兩輸入或非門(mén)的真值表如表2.3所示。表2.3兩輸入或非門(mén)的真值表通過(guò)分析真值表可以發(fā)現(xiàn)，只有當(dāng)兩個(gè)輸入同時(shí)為“0”的時(shí)候，輸出才能為“1”，這種邏輯可以通過(guò)兩個(gè)串聯(lián)的PMOS晶體管來(lái)實(shí)現(xiàn)；當(dāng)輸入中有一個(gè)為“1”的時(shí)候，輸出就是“0”，這種邏輯可以通過(guò)兩個(gè)并聯(lián)的NMOS晶體管來(lái)實(shí)現(xiàn)。由此可以得到或非門(mén)的電路結(jié)構(gòu)如圖2.12所示?；蚍情T(mén)在電路結(jié)構(gòu)上跟與非門(mén)成鏡像關(guān)系，兩個(gè)PMOS晶體管之間是串聯(lián)關(guān)系，兩個(gè)NMOS晶體管之間是并聯(lián)關(guān)系。這是與非門(mén)和或非門(mén)結(jié)構(gòu)區(qū)別的一個(gè)關(guān)鍵。圖2.12兩輸入或非門(mén)電路圖及邏輯符號(hào)多輸入的或非門(mén)是通過(guò)在串聯(lián)的PMOS晶體管上再串聯(lián)進(jìn)PMOS晶體管和在并聯(lián)的NMOS晶體管上并聯(lián)進(jìn)NMOS晶體管來(lái)實(shí)現(xiàn)的。

或非門(mén)晶體管尺寸的標(biāo)注方法和與非門(mén)類(lèi)似，在這里就不再贅述。2.3.4CMOS傳輸門(mén)

CMOS傳輸門(mén)(TG)也是一種常見(jiàn)的邏輯門(mén)，它是通過(guò)將一個(gè)NMOS晶體管和一個(gè)PMOS晶體管并聯(lián)構(gòu)成的，晶體管的源極和漏極作為信號(hào)線來(lái)使用，柵極分別連接控制信號(hào)S和，其結(jié)構(gòu)如圖2.13所示。圖2.13傳輸門(mén)的電路圖及邏輯符號(hào)圖傳輸門(mén)的工作原理可以這樣理解：當(dāng)S=0時(shí)，NMOS晶體管截止，此時(shí)=1，PMOS晶體管也截止，傳輸門(mén)斷開(kāi)，輸入信號(hào)送不到輸出。當(dāng)S=1時(shí)，NMOS晶體管導(dǎo)通，此時(shí)

=0，PMOS晶體管也導(dǎo)通，傳輸門(mén)導(dǎo)通，輸入信號(hào)可以傳送到輸出。因此，傳輸門(mén)相當(dāng)于一個(gè)由S控制的開(kāi)關(guān)，此開(kāi)關(guān)是雙向的，輸入和輸出可以互換。

傳輸門(mén)在CMOS邏輯中被廣泛使用，它除了可以用作開(kāi)關(guān)之外，還可以用來(lái)構(gòu)造其他功能的電路。下面就簡(jiǎn)單介紹一下用傳輸門(mén)來(lái)構(gòu)造一個(gè)二選一多路選擇器，其電路圖如圖2.14所示。圖2.14基于傳輸門(mén)的二選一多路選擇器此二選一多路選擇器的工作原理如下：當(dāng)S=0時(shí)，下面的傳輸門(mén)打開(kāi)，上面的傳輸門(mén)關(guān)閉，B信號(hào)被送到輸出；當(dāng)S=1時(shí)，上面的傳輸門(mén)打開(kāi)，下面的傳輸門(mén)關(guān)閉，A信號(hào)被送到輸出。因此，二選一多路選擇器的工作原理可以總結(jié)如下：當(dāng)S=1時(shí)選擇A路信號(hào)輸出，當(dāng)S＝0時(shí)選擇B路信號(hào)輸出。2.3.5復(fù)合邏輯門(mén)

用基本CMOS門(mén)進(jìn)行組合，幾乎可以實(shí)現(xiàn)任何邏輯函數(shù)，這種組合起來(lái)的邏輯門(mén)稱為復(fù)合邏輯門(mén)。復(fù)合邏輯門(mén)通常是將與、或、非、與非及或非門(mén)組合起來(lái)構(gòu)成的單級(jí)門(mén)。例如，要實(shí)現(xiàn)邏輯函數(shù)

可以由前面介紹的多個(gè)基本門(mén)來(lái)實(shí)現(xiàn)，如圖2.15所示。

在圖2.15中，如果將與非門(mén)和它所驅(qū)動(dòng)的反相器組合在一起，則與非門(mén)和反相器組合成與門(mén)(AND)，如圖2.16所示。(2.1)

圖2.15復(fù)合邏輯門(mén)圖2.16復(fù)合邏輯門(mén)示例如果用前面所介紹的與非門(mén)、反相器和或非門(mén)的晶體管級(jí)電路來(lái)實(shí)現(xiàn)圖2.15所示的邏輯門(mén)，可以發(fā)現(xiàn)要實(shí)現(xiàn)此復(fù)合邏輯門(mén)需要16個(gè)晶體管，這對(duì)于有著成千上萬(wàn)個(gè)門(mén)的集成電路來(lái)說(shuō)，無(wú)疑將是一個(gè)非常龐大的結(jié)構(gòu)，我們要在保證實(shí)現(xiàn)正確邏輯功能的前提下，盡量減少晶體管的數(shù)量。下面試從NMOS晶體管和PMOS晶體管形成邏輯的特點(diǎn)來(lái)構(gòu)建一個(gè)新的需要晶體管數(shù)目更少的電路。

從圖2.7中可以看到，串聯(lián)的NMOS晶體管提供“與非”邏輯而并聯(lián)的NMOS晶體管提供“或非”邏輯，所以用NMOS晶體管實(shí)現(xiàn)式(2.1)的邏輯如圖2.17所示。圖2.17用NMOS晶體管實(shí)現(xiàn)邏輯圖2.17是由兩組并聯(lián)的晶體管構(gòu)成的，每組含有兩個(gè)串聯(lián)的NMOS晶體管，各自產(chǎn)生“與”操作“A·B”和“C·D”；左右兩組并聯(lián)成“或非”結(jié)構(gòu)，最終產(chǎn)生了

同樣用PMOS晶體管也可以得到以上邏輯，如圖2.18所示。圖2.18用PMOS晶體管實(shí)現(xiàn)邏輯由此也可以看到，NMOS和PMOS在結(jié)構(gòu)上是互補(bǔ)的，并聯(lián)的NMOS和串聯(lián)的PMOS都產(chǎn)生“或非”操作，并聯(lián)的PMOS和串聯(lián)的NMOS都產(chǎn)生“與非”操作。CMOS電路正是建立在這種互補(bǔ)結(jié)構(gòu)基礎(chǔ)上的。用CMOS電路實(shí)現(xiàn)式(2.1)的邏輯如圖2.19所示。

以上CMOS邏輯門(mén)實(shí)現(xiàn)的是先“與”后“或”最后“非”的邏輯關(guān)系，我們稱實(shí)現(xiàn)這種邏輯功能的電路為“與或非”(AOI)電路。與AOI電路相對(duì)應(yīng)，實(shí)現(xiàn)先“或”后“與”最后“非”的邏輯關(guān)系的電路為“或與非”(OAI)電路，這種電路的CMOS邏輯門(mén)的實(shí)現(xiàn)留待有興趣的讀者自己研究。圖2.19用CMOS實(shí)現(xiàn)邏輯門(mén)2.4.1時(shí)鐘信號(hào)

在數(shù)字電路中，一般都包含有時(shí)鐘信號(hào)。時(shí)鐘信號(hào)有兩個(gè)關(guān)鍵的參數(shù)：周期和頻率，兩者之間是倒數(shù)的關(guān)系。周期T指的是一個(gè)全時(shí)鐘周期所包含的時(shí)間，單位為秒(s)，頻率的定義如式(2.2)所示：

頻率的單位為赫茲(Hz)。用周期表示的時(shí)鐘信號(hào)如圖2.20所示。2.4邏輯設(shè)計(jì)相關(guān)基礎(chǔ)知識(shí)簡(jiǎn)介(2.2)圖2.20時(shí)鐘信號(hào)2.4.2時(shí)延計(jì)算

信號(hào)在電路中進(jìn)行傳播時(shí)需要消耗時(shí)間，這段時(shí)間稱為時(shí)延。時(shí)延的計(jì)算涉及到電阻和電容值，下面回顧一下關(guān)于電阻器和電容器的基本知識(shí)。

1．電阻器

電子在物體內(nèi)做定向運(yùn)動(dòng)的時(shí)候會(huì)遇到阻力，將這種阻力稱為電阻。具有一定阻值的元件稱為電阻器(Resistor)，通常將其簡(jiǎn)稱為電阻。電阻是所有電子電路中使用最多的一種元件。其主要物理特征是將電能轉(zhuǎn)變?yōu)闊崮埽虼怂且环N耗能元件，電流經(jīng)過(guò)它會(huì)產(chǎn)生熱能。

電阻具有一定的阻值，阻值與電阻的尺寸、材料及溫度等有關(guān)。電阻的單位是歐姆，用符號(hào)“Ω”表示。歐姆是這樣定義的：當(dāng)在一個(gè)電阻器的兩端加上1V的電壓時(shí)，如果在這個(gè)電阻器中有1A的電流通過(guò)，則這個(gè)電阻器的阻值為1Ω。計(jì)算導(dǎo)體電阻的公式為

式中，ρ表示導(dǎo)體的電阻率；表示導(dǎo)體的長(zhǎng)度；表示導(dǎo)體的厚度；表示導(dǎo)體的寬度。對(duì)于給定的工藝，是一個(gè)常數(shù)，在這里我們引入方塊電阻，定義為

(2.3)

(2.4)即電阻的長(zhǎng)寬相等，取一個(gè)方塊時(shí)的電阻值。因此，公式(2.3)可以重新寫(xiě)成：

這是計(jì)算集成電路中薄層電阻最基本的公式。方塊電阻是集成電阻設(shè)計(jì)中常用的一個(gè)工藝參數(shù)，對(duì)于指定工藝中的導(dǎo)電材料層，其方塊電阻值是一定的，所以利用方塊電阻及導(dǎo)線的長(zhǎng)寬比可以直接計(jì)算出導(dǎo)線的電阻值。(2.5)

2．電容器