項(xiàng)目二故障信號(hào)定位器的實(shí)現(xiàn)項(xiàng)目描述項(xiàng)目分析任務(wù)1編碼器任務(wù)2譯碼器任務(wù)3加法器與數(shù)字比較器任務(wù)4數(shù)據(jù)選擇器知識(shí)拓展組合電路的競(jìng)爭與冒險(xiǎn)軟件仿真組合電路的計(jì)算機(jī)仿真實(shí)驗(yàn)項(xiàng)目實(shí)施

小結(jié)習(xí)題

項(xiàng)目描述

設(shè)計(jì)一個(gè)簡單的8路電路故障信號(hào)定位器,用8路開關(guān)模擬8個(gè)故障點(diǎn)發(fā)出的告警信號(hào),并用十進(jìn)制數(shù)字或聲音進(jìn)行指示。

項(xiàng)目分析

故障信號(hào)定位器接收各監(jiān)測(cè)點(diǎn)發(fā)出的故障告警信號(hào)。為能準(zhǔn)確判斷故障信號(hào)是哪個(gè)設(shè)備單元發(fā)出的,需要對(duì)各設(shè)備單元進(jìn)行編號(hào),在設(shè)備出現(xiàn)故障時(shí),通過電路將該設(shè)備編號(hào)的信息發(fā)送給故障監(jiān)測(cè)顯示器,在這一過程中,為了提高編號(hào)信息傳送的效率,需要對(duì)編信息進(jìn)行編碼和譯碼。本項(xiàng)目實(shí)施的電路是一個(gè)組合邏輯電路,實(shí)施時(shí)可以用基本的門電路來實(shí)現(xiàn),也可以用集成的中規(guī)模邏輯電路來實(shí)現(xiàn)。

具體方案為:8路電路故障信號(hào)定位器,可采用8421碼8線3線編碼器。用十進(jìn)制數(shù)字對(duì)故障點(diǎn)的編號(hào)進(jìn)行顯示,需要用到二進(jìn)制到十進(jìn)制的碼制轉(zhuǎn)換電路,以十進(jìn)制數(shù)字顯示,這一轉(zhuǎn)換電路一般用47線譯碼器實(shí)現(xiàn),數(shù)字顯示用LED七段數(shù)碼顯示器實(shí)現(xiàn)。故障信號(hào)定位器框圖如圖2－1所示。圖2－1故障信號(hào)定位器框圖

任務(wù)1編碼器

編碼就是將某些特定的數(shù)或字符編成二進(jìn)制代碼。編碼器即完成編碼功能的邏輯電路。日常生活中見到的編碼器很多,如計(jì)算器的按鍵、計(jì)算機(jī)鍵盤、電視機(jī)的遙控等都屬于編碼器。圖2－2為計(jì)算器鍵盤的編碼電路示意圖。圖2－2

2.1.1二進(jìn)制普通編碼器

用n位二進(jìn)制代碼對(duì)2n個(gè)信息進(jìn)行編碼的電路稱為二進(jìn)制編碼器。圖2－3所示為二進(jìn)制編碼器的邏輯符號(hào),它有8個(gè)輸入端I0~I7,分別代表需要編碼的8路信息;3個(gè)輸出

端Y2~Y0,表示8路信息編成的3位二進(jìn)制代碼。根據(jù)編碼器的輸入、輸出端的數(shù)目,這種編碼器又稱為8線3線編碼器,其功能表如表2－1所示。圖2－3二進(jìn)制編碼器邏輯符號(hào)

2.1.2二進(jìn)制優(yōu)先編碼器

二進(jìn)制優(yōu)先編碼器允許多個(gè)輸入端同時(shí)請(qǐng)求編碼,但在實(shí)際編碼時(shí),按輸入信號(hào)的優(yōu)先級(jí)別進(jìn)行編碼。也就是說,當(dāng)多個(gè)輸入端同時(shí)有編碼請(qǐng)求時(shí),編碼器只對(duì)其中優(yōu)先級(jí)別最高的有效輸入信號(hào)進(jìn)行編碼,而不考慮其他優(yōu)先級(jí)別比較低的輸入信號(hào)。常用的優(yōu)先編碼器有74LS148(8線3線二進(jìn)制優(yōu)先編碼器)、74LS147(10線4線優(yōu)先編碼器)等。二進(jìn)

制優(yōu)先編碼器74LS148的邏輯符號(hào)、引腳排列圖如圖2－4所示。圖2－474LS148的邏輯符號(hào)、引腳排列圖

74LS148的功能表如表2－2所示。

任務(wù)2譯碼器

譯碼是編碼的逆過程。所謂譯碼,就是將輸入的具有一定含義的二進(jìn)制代碼“翻譯”成相應(yīng)的輸出信號(hào)。實(shí)現(xiàn)譯碼功能的電路稱為譯碼器。圖2－5所示為一個(gè)統(tǒng)計(jì)并顯示輸入小球數(shù)量的電路。圖2－5譯碼顯示框圖

2.2.1二進(jìn)制譯碼器

二進(jìn)制譯碼器是指輸入為n位二進(jìn)制代碼時(shí),共有2n個(gè)輸出與之對(duì)應(yīng)的電路。例如,輸入為3位二進(jìn)制代碼時(shí),共有23=8個(gè)輸出,由于有3根輸入線、8根輸出線,我們稱這種譯碼器為3線8線譯碼器,簡稱3－8譯碼器。這樣的譯碼器還有2－4譯碼器、4－16譯碼器等。

74LS138譯碼器是一種典型的3線8線譯碼器,其簡化邏輯符號(hào)如圖2－6(a)所示,圖中,STA、STB、STC為使能端;A2、A1、A0為譯碼器的輸入端;通常又稱為地址輸入端,Y0~Y7為譯碼器的輸出端,其上面的短橫線、簡化邏輯符號(hào)中的小圓圈不代表取反,而是表示低電平為有效電平。圖2－6(b)為74LS138譯碼器的集成電路引腳排列圖。

74LS138譯碼器的功能如表2－3所示。圖2－674LS138譯碼器邏輯符號(hào)與引腳圖

【例2－1】分析圖2－7所示電路,并寫出輸出F的邏輯表達(dá)式。

在圖2－7中,C、B、A分別接到譯碼器的輸入端A2、A1、A0;使能端STASTBSTC=100,所以譯碼器只要有輸入,均能正常譯碼。當(dāng)CBA取001、011、101時(shí),譯碼器的輸出端Y1、Y3、Y5分別輸出0,則與非門均輸出1。其他輸入情況下,Y1、Y3、Y5均輸出1,則與非門均輸出0。

由譯碼器的功能可知:

圖2－8為圖2－7電路在Multisim中的仿真電路,撥動(dòng)開關(guān)C、B、A,即可選擇譯碼器的輸入,小電珠X1用來檢驗(yàn)輸出電位的高低。圖中,CBA=011時(shí),小電珠發(fā)光,說明電路輸出F=1。需要注意的是:仿真電路中,74LS138的地址變量C、B、A中,C為高位,即A2A1A0=CBA。所以圖2－8中,CBA=011時(shí),相當(dāng)于圖2－7中A2A1A0=011,故小電珠才發(fā)光。圖2－7例2－1邏輯連接圖圖2－8例2－1仿真電路圖

【例2－2】分析圖2－9所示電路,寫出輸出表達(dá)式,并分析當(dāng)ABC取何值時(shí)輸出F1、F2為1。

解圖2－9中3-8譯碼器的地址

由譯碼器的功能可知:

則譯碼器輸出為

所以,該電路實(shí)現(xiàn)了一個(gè)二輸出的函數(shù)。

由譯碼器的功能可知:當(dāng)ABC取001、111時(shí),輸出F1為1;當(dāng)ABC取001、011時(shí),輸出F2為1。圖2－9例2－2邏輯圖

2.2.2二－十進(jìn)制譯碼器

將輸入的BCD碼譯成10個(gè)對(duì)應(yīng)輸出信號(hào)的電路稱為二十進(jìn)制譯碼器。74LS42是常用的二十進(jìn)制譯碼器,其邏輯符號(hào)、引腳圖如圖2－10所示,74LS42有4個(gè)輸入端A3~A0,10個(gè)輸出端,沒有使能端。圖2－1074LS42邏輯符號(hào)與引腳圖

74LS42的功能如表2－4所示,可知:

2.2.3顯示譯碼器

在實(shí)際工作中,常常需要將數(shù)字系統(tǒng)的運(yùn)行數(shù)據(jù)直觀地顯示出來。數(shù)字系統(tǒng)的運(yùn)行數(shù)據(jù)是以二進(jìn)制的形式存在的,而人們熟悉的是十進(jìn)制數(shù),所以通常要求以十進(jìn)制數(shù)碼來顯

示系統(tǒng)的運(yùn)行數(shù)據(jù)。

顯示譯碼器主要用在需要顯示的二進(jìn)制數(shù)和數(shù)碼顯示器之間,用來驅(qū)動(dòng)數(shù)碼顯示器顯示相應(yīng)的數(shù)字,如圖2－11所示。輸入二進(jìn)制數(shù)1000,經(jīng)顯示譯碼器譯碼后輸出控制信號(hào),則顯示器顯示數(shù)字8。圖2－11顯示譯碼器與數(shù)碼顯示器

1.數(shù)碼顯示器

用來顯示數(shù)字符號(hào)的器件稱為數(shù)碼顯示器,簡稱數(shù)碼管。常用的數(shù)碼管有熒光數(shù)碼管、半導(dǎo)體數(shù)碼管(LED管)和液晶顯示器(LCD顯示器)等。這里簡單介紹半導(dǎo)體7段(LED)顯示器。

半導(dǎo)體7段(LED)數(shù)碼管是分段式半導(dǎo)體顯示器件,主要由條形發(fā)光二極管組成。常見的半導(dǎo)體數(shù)碼管為7段字型結(jié)構(gòu),并分為共陽型和共陰型,其原理如圖2－12所示。圖2－12半導(dǎo)體段數(shù)碼管的兩種工作方式原理圖

對(duì)于共陽型數(shù)碼管,其各個(gè)發(fā)光二極管的陽極連接在一起,接到電壓源上,而各個(gè)二極管的陰極接數(shù)碼管的各個(gè)顯示段。例如,當(dāng)a=0時(shí),與a對(duì)應(yīng)的發(fā)光二極管因正向?qū)ǘl(fā)光。對(duì)于共陰型數(shù)碼管,其各個(gè)發(fā)光二極管的陰極連接在一起,接低電位,而各個(gè)二極管的陽極接數(shù)碼管的各個(gè)顯示段。例如,當(dāng)a=1時(shí),與a對(duì)應(yīng)的發(fā)光二極管因正向?qū)ǘl(fā)光。

7段字符型數(shù)碼管共有a、b、c、d、e、f、g七段,其外形結(jié)構(gòu)與顯示的數(shù)字碼型如圖2－13所示。圖2－13半導(dǎo)體數(shù)碼管

2.顯示譯碼器

顯示譯碼器的主要作用是將輸入的代碼翻譯成相應(yīng)的高、低電平信號(hào),以驅(qū)動(dòng)顯示器發(fā)光,并正確顯示。顯示譯碼器的輸入為四位二進(jìn)制碼,輸出為7根控制線,分別對(duì)應(yīng)控制數(shù)碼管的a、b、c、d、e、f、g七個(gè)段。

在“故障信號(hào)定位器”中,當(dāng)3號(hào)設(shè)備單元出現(xiàn)故障信號(hào)時(shí),編碼器將3號(hào)設(shè)備單元編碼后給出編碼011,顯示譯碼器接收到編碼011后,將其轉(zhuǎn)換成數(shù)碼管顯示數(shù)字3時(shí)需要的控制信號(hào),使數(shù)碼管顯示設(shè)備單元號(hào)“3”。

74LS47是一種8421BCD輸入、7路輸出的4線-7段顯示譯碼器,其邏輯符號(hào)和引腳

圖如圖2－14所示。圖中,A3A2A1A0為4路輸入,a~g為7段輸出。

圖2－1474LS47邏輯符號(hào)和引腳圖

74LS47的邏輯功能如表2－5所示。

圖2－15為顯示譯碼器和顯示器的連接電路,圖中顯示電路共有5位整數(shù)和3位小數(shù)。從圖中可以看到,整數(shù)最高位和小數(shù)最低位的RBI均接地,這種連接表明:當(dāng)這兩位顯

示譯碼器的的譯碼輸入為零時(shí),顯示器將滅零輸入,即不顯示數(shù)字零。而整數(shù)最低位和小數(shù)最高的零是必須顯示的,所以這兩位的RBI均接高電平1。若整數(shù)最高位和次高位譯碼輸入均為零,則這兩位的輸入零都將不顯示。圖2－15譯碼顯示電路

任務(wù)3加法器與數(shù)字比較器

2.3.1加法器加法器是一種能完成二進(jìn)制數(shù)加法運(yùn)算的邏輯器件。它除能實(shí)現(xiàn)二進(jìn)制加法運(yùn)算外,還廣泛用于完成其他邏輯功能,如碼制轉(zhuǎn)換、減法運(yùn)算等。

74HC283是一個(gè)四位加法器,能完成兩個(gè)四位二進(jìn)制數(shù)的加法運(yùn)算。其簡化邏輯符號(hào)如圖2－16(a)所示。圖2－16(a)中,方框上部的∑為加法器的定性符,A0~A3和B0~B3為參與加法運(yùn)算的兩個(gè)四位二進(jìn)制加數(shù),F0~F3為兩個(gè)四位二進(jìn)制數(shù)相加的和,Ci0為低位片來的進(jìn)位輸入信號(hào),C04是本片向高位片產(chǎn)生的進(jìn)位輸出信號(hào)。該電路所實(shí)現(xiàn)的運(yùn)算可表示為

圖2－16(b)是加法器74HC283的引腳排列圖。圖2－16四位加法器74HC283的邏輯符號(hào)與引腳圖

【例2－3】分析圖2－17電路,確定其輸出。

解圖2－17電路為一個(gè)四位二進(jìn)制加法器,輸入A3~A0接入四位二進(jìn)制數(shù)1010,即十進(jìn)制數(shù)10;另一個(gè)輸入B3~B0接入0111,即十進(jìn)制數(shù)7,且Ci0為0,則加法器的輸出——C04F3~F0為1010和0111相加的和。所以,加法器的輸出C04F3F2F1F0=10001,即十進(jìn)制數(shù)17。圖2－17例2－3的邏輯連接圖

【例2－4】分析圖2－18電路,確定輸入、輸出之間的邏輯關(guān)系。

解由圖2－18中輸入可知,加數(shù)A為8421BCD碼,加數(shù)B固定接0011,且Ci0為0,輸出為加法器的和,即8421BCD碼和二進(jìn)制數(shù)0011相加的和。依據(jù)加法器邏輯功能,列

真值表如表2－6所示。圖2－18例2－4的邏輯連接圖

由真值表可知,對(duì)每一組輸入8421BCD碼,輸出總比輸入多3,即輸出構(gòu)成余3碼。所以該電路完成8421BCD碼到余3BCD碼的轉(zhuǎn)換。圖2－19為該電路的仿真電路圖,撥動(dòng)

開關(guān)ABCD至不同位置,即可產(chǎn)生8421BCD碼輸入。為便于觀察輸入、輸出的數(shù)值大小,在輸入、輸出數(shù)據(jù)端連接了數(shù)字顯示器。由圖可知,當(dāng)輸入為3時(shí),輸出為6,比輸入多3。圖2－19例2－4仿真電路圖

2.3.2數(shù)字比較器

數(shù)字比較器是對(duì)兩個(gè)位數(shù)相同的二進(jìn)制數(shù)進(jìn)行數(shù)值比較并判定其大小關(guān)系的邏輯電路。我們知道,兩個(gè)數(shù)A、B比較的結(jié)果只有3種可能:A<B,A=B,A>B。圖2－20為兩個(gè)二進(jìn)制數(shù)比較大小的框圖。當(dāng)數(shù)A為十進(jìn)制數(shù)10,數(shù)B為十進(jìn)制數(shù)8時(shí),比較結(jié)果A>B,所以,A>B端輸出為1,其他兩個(gè)輸出端輸出為0。圖2－20比較器框圖

1.四位并行比較器

四位并行比較器用來完成兩個(gè)四位二進(jìn)制數(shù)的大小比較,圖2-21(a)為四位并行比較器74LS85的邏輯符號(hào),圖中COMP”為比較器的定性符。該比較器共有十一個(gè)輸入端,其中A3A2A1A0、B3B2B1B0為參與比較的兩個(gè)四位二進(jìn)制數(shù)A、B;A<B,A=B,A>B為三個(gè)擴(kuò)展輸入端,又稱級(jí)聯(lián)輸入端,用于片與片之間的連接;FA<B、FA=B、FA>B為比較器的比較結(jié)果輸出端。圖2-21(b)為74LS85的集成電路引腳排列圖。圖2-2174LS85邏輯符號(hào)與引腳圖

74LS85的功能表如表2-7所示。

2.比較器的應(yīng)用

比較器常用在需要對(duì)兩個(gè)二進(jìn)制數(shù)進(jìn)行大小判別的電路中。

【例2－5】圖2－22中,A3A2A1A0為輸入的8421BCD碼。試分析電路,判斷發(fā)光二極管何時(shí)發(fā)光,并描述該電路的功能。

解該電路為四位并行比較器的應(yīng)用電路,輸入A3A2A1A0為8421BCD碼,輸入B3B2B1B0固定接入二進(jìn)制數(shù)0100(即十進(jìn)制數(shù)4),級(jí)聯(lián)輸入A=B端接1,而A<B,A>

B端均接0。電路將對(duì)輸入的8421BCD碼和十進(jìn)制數(shù)4進(jìn)行大小比較。FA>B端輸出為1時(shí),發(fā)光二極管將發(fā)光。依據(jù)比較器的功能,可列出該電路的真值表,如表2－8所示。

由真值表2－8可知,當(dāng)輸入8421BCD碼大于0100(即十進(jìn)制數(shù)4)時(shí),FA>B端輸出為1,發(fā)光二極管發(fā)光。所以,該電路完成對(duì)輸入8421BCD碼大小進(jìn)行判別的任務(wù),為一個(gè)四舍五入的判別電路。圖2－22例2－5電路

任務(wù)4數(shù)據(jù)選擇器

數(shù)據(jù)選擇器的功能是從多路輸入數(shù)據(jù)中選擇一路數(shù)據(jù)輸出。我們可以把數(shù)據(jù)選擇器看做一個(gè)多路開關(guān)電路,圖2－23所示為一個(gè)4路開關(guān)電路,開關(guān)指向哪一個(gè)數(shù)據(jù)由A1A0確定。當(dāng)開關(guān)指向D0時(shí),輸出Y=D0。圖2－23數(shù)據(jù)開關(guān)電路

2.4.1雙4選1數(shù)據(jù)選擇器74LS153

雙4選1數(shù)據(jù)選擇器74LS153的邏輯符號(hào)如圖2－24所示,圖(a)為簡化邏輯符號(hào),圖(b)為國際邏輯符號(hào),圖(c)為引腳圖。74LS153在一個(gè)集成塊上集成了兩個(gè)4選1數(shù)據(jù)選擇器。其中,A1、A0稱為地址輸入端,由兩個(gè)4選1數(shù)據(jù)選擇器公用。每個(gè)4選1數(shù)據(jù)選擇器各有4個(gè)數(shù)據(jù)輸入端D0~D3,1個(gè)使能端ST和一個(gè)輸出端Y。

雙4選1數(shù)據(jù)選擇器74LS153的功能表如表2－9所示。圖2－24雙4選1數(shù)據(jù)選擇器MUX74LS153

由表2－9可知:

(1)當(dāng)ST=1時(shí),無論A1、A0取值如何,數(shù)據(jù)選擇器的輸出恒為0,我們稱之為數(shù)據(jù)選擇器不選擇數(shù)據(jù)。

(2)當(dāng)ST=0時(shí),其單個(gè)4選1數(shù)據(jù)選擇器的輸出函數(shù)為

2.4.28選1數(shù)據(jù)選擇器74LS151

圖2－25所示為8選1數(shù)據(jù)選擇器74LS151的邏輯符號(hào)與引腳排列圖。圖2－25中D0~D7為數(shù)據(jù)輸入端,A2A1A0為地址輸入端,ST是使能端,低電平有效。Y和Y是兩個(gè)互補(bǔ)的輸出端。

74LS151的功能表如表2－10所示。圖2－258選1數(shù)據(jù)選擇器74LS151

2.4.3數(shù)據(jù)選擇器的應(yīng)用

數(shù)據(jù)選擇器除了可以用來選擇數(shù)據(jù)外,還可以用來實(shí)現(xiàn)組合邏輯函數(shù)。

【例2－6】分析圖2－26所示電路,(1)寫出輸出邏輯函數(shù)表達(dá)式,(2)當(dāng)BCD=110、111時(shí),輸出F為0還是1?圖2－26例2－6邏輯圖

(2)當(dāng)BCD=110時(shí),數(shù)據(jù)選擇器地址輸入為BC=11,所以輸出F=D3=D=0。顯然,當(dāng)BCD=111時(shí),輸出F=1。

【例2－7】分析圖2－27所示電路,(1)當(dāng)ABC=011、111時(shí)數(shù)據(jù)選擇器的輸出F是0還是1?(2)寫出數(shù)據(jù)選擇器的輸出函數(shù)F。圖2－27例2－7邏輯圖

【例2－8】分析圖2－28所示電路,寫出數(shù)據(jù)選擇器的輸出函數(shù)。圖2－28例2－8邏輯圖

【例2－9】用數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)邏輯邏輯函數(shù)F(A,B)=AB+AB。

解74LS153有兩個(gè)地址端,要實(shí)現(xiàn)的函數(shù)有兩個(gè)輸入變量。我們知道,數(shù)據(jù)選擇器的輸出Y的表達(dá)式為

對(duì)邏輯函數(shù)F,我們進(jìn)行下列變換:

對(duì)照Y和F,若令取D0=0,D1=1,D2=1,D3=0,則Y=F。所以,只需將適當(dāng)?shù)臄?shù)據(jù)輸入數(shù)據(jù)選擇器,即可用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)F。畫其邏輯圖,如圖2－29所示。

圖2－30為該電路在Multisim中的仿真電路,圖中XLC1為邏輯轉(zhuǎn)換儀,雙擊該儀器圖標(biāo),即可得到數(shù)據(jù)選擇器的輸出函數(shù),以便檢測(cè)數(shù)據(jù)選擇器電路是否實(shí)現(xiàn)了函數(shù)F。

圖2－29例2－9邏輯圖

圖2－30例2－9仿真電路

知識(shí)拓展

組合電路的競(jìng)爭與冒險(xiǎn)

前面在討論組合電路的分析與設(shè)計(jì)時(shí),忽視了實(shí)際電路中的一些因素,如輸入信號(hào)變化的時(shí)間差別,信號(hào)在電路中的傳輸受到器件傳輸延遲時(shí)間的影響等。事實(shí)上,由于存在

延遲,當(dāng)輸入信號(hào)發(fā)生變化時(shí),輸出并不一定能立即達(dá)到預(yù)定的狀態(tài)并穩(wěn)定在這一狀態(tài),可能要經(jīng)歷一個(gè)過渡過程,期間邏輯電路的輸出端有可能出現(xiàn)不同于原先所期望的狀態(tài),產(chǎn)生瞬時(shí)的錯(cuò)誤輸出。

一、競(jìng)爭與冒險(xiǎn)

1.競(jìng)爭

組合電路中,當(dāng)某個(gè)輸入變量分別經(jīng)過兩條以上的路徑到達(dá)門電路的輸入端時(shí),由于每條路徑對(duì)信號(hào)的延遲時(shí)間不同,所以信號(hào)到達(dá)門電路輸入端的時(shí)間就有先有后,這種現(xiàn)

象就叫競(jìng)爭。圖2－31(a)中,信號(hào)A分兩路到達(dá)或門,一路經(jīng)過非門取反后到達(dá)或門,另一路直接到達(dá)或門。同理,在圖2－31(b)中,存在兩路輸入信號(hào)(A,A)在與門輸入端的競(jìng)爭。圖2－31組合電路中的競(jìng)爭

2.冒險(xiǎn)

組合電路中的競(jìng)爭有可能造成輸出波形產(chǎn)生不該出現(xiàn)的尖脈沖(俗稱毛刺),這種現(xiàn)象稱為冒險(xiǎn)。

若在圖2－31(a)、(b)中分別加入輸入信號(hào)A,且考慮非門的延遲時(shí)間,則可獲得如圖2－32(a)、(b)所示的輸出。圖2－31組合電路中的冒險(xiǎn)

二、競(jìng)爭與冒險(xiǎn)的判斷

在組合電路中,邏輯函數(shù)有兩種基本表達(dá)形式:與或式,或與式。在與或式中,如果輸入變量的某些取值可以使函數(shù)出現(xiàn)F=A+A的形式;或者,在或與式中,輸入變量的某些取值可以使函數(shù)出現(xiàn)F=A·A的形式,則函數(shù)F都有可能出現(xiàn)冒險(xiǎn)現(xiàn)象。

【例2－10】分析圖2－33(a)所示電路,判斷是否存在冒險(xiǎn)。圖2－33組合電路中的冒險(xiǎn)圖2－34例2－10仿真電路

三、消除冒險(xiǎn)的方法

1.修改邏輯設(shè)計(jì),增加冗余項(xiàng)

修改邏輯設(shè)計(jì)是消除邏輯冒險(xiǎn)現(xiàn)象比較理想的辦法。邏輯冒險(xiǎn)主要是由于一對(duì)互補(bǔ)的變量到達(dá)門電路的時(shí)間不同而引起的。在考慮門電路的延遲的情況下,若X的取值發(fā)生了

變化,能使F=X+X恒為“1”或F=X·X恒為“0”,則輸出F中就不會(huì)出現(xiàn)不該有的脈沖,也就是說可以消除冒險(xiǎn)。實(shí)際上,在組合邏輯函數(shù)中增加冗余項(xiàng)就可以做到。

2.在輸出端增加濾波電路,濾除毛刺

由于冒險(xiǎn)而產(chǎn)生的干擾脈沖一般都比較窄,所以,在有可能產(chǎn)生干擾脈沖的邏輯門的輸出端和地之間并聯(lián)一個(gè)濾波電容,就可以把干擾脈沖吸收掉。這種方法簡單可行,但會(huì)使門電路的輸出波形邊緣變壞,因此不適合于對(duì)輸出波形要求嚴(yán)格的情況。

3.增加選通電路

利用選通脈沖把有冒險(xiǎn)脈沖輸出的邏輯門封鎖,使冒險(xiǎn)脈沖不能輸出。當(dāng)冒險(xiǎn)脈沖消失后,選通脈沖才將有關(guān)的邏輯門打開,允許正常輸出。

軟件仿真

組合電路的計(jì)算機(jī)仿真實(shí)驗(yàn)

1.用加法器創(chuàng)建一個(gè)8421BCD碼到余3碼的轉(zhuǎn)換電路(圖2－36),并用指示器(數(shù)碼管或小電珠)顯示轉(zhuǎn)換結(jié)果。

2.試用譯碼器74138和門電路組成一個(gè)加法器(圖2－37