第五章時序邏輯電路

5.1時序邏輯電路概述5.2時序邏輯電路的分析5.3同步時序邏輯電路的設(shè)計(jì)5.4寄存器5.5計(jì)數(shù)器 5.1時序邏輯電路概述

5.1.1時序邏輯電路的特點(diǎn)

時序邏輯電路任意時刻的穩(wěn)態(tài)輸出不僅取決于該時刻的輸入，而且還與電路原來的狀態(tài)有關(guān)。

時序邏輯電路的結(jié)構(gòu)示意圖如圖5－1－1所示。由圖可知，時序邏輯電路的狀態(tài)是由存儲電路來記憶和表示的，所以，在時序邏輯電路中一定包含有作為存儲單元的觸發(fā)器。實(shí)際上，時序邏輯電路的狀態(tài)就是依靠觸發(fā)器記憶和表示的。我們前面介紹的各種觸發(fā)器實(shí)際就是最簡單的時序邏輯電路。圖5－1-15.1.2時序邏輯電路功能表示方法

時序邏輯電路有多種表示方法：邏輯表達(dá)式、狀態(tài)表、卡諾圖、狀態(tài)圖和時序圖。狀態(tài)表、卡諾圖、狀態(tài)圖和時序圖的表示方法我們在前面已經(jīng)介紹過，下面介紹時序邏輯電路的邏輯表達(dá)式表示方法。在圖5-1-1中，如果用X（x1，x2，…xi）、Y（y1，y2…，yl）、W（w1，w2,…，wk）和Q（q1，q2，…，ql），分別表示時序電路的當(dāng)前輸入和輸出信號、存儲電路的當(dāng)前輸入和輸出信號，那么，這些信號之間的邏輯關(guān)系就可用以下3個相量函數(shù)表示：5.1.3時序邏輯電路的一般分類

1．按邏輯功能

時序邏輯電路按其邏輯功能可分為計(jì)數(shù)器、寄存器、移位寄存器、讀／寫存儲器和順序脈沖發(fā)生器等。

2．按觸發(fā)器的時鐘脈沖是否取自同一脈沖源

時序邏輯電路按其觸發(fā)器的時鐘脈沖是否取自同一脈沖源，可分為同步和異步兩種。

(1)同步時序電路：時序邏輯電路各觸發(fā)器的時鐘脈沖取自同一脈沖源，電路狀態(tài)改變時，電路中要更新狀態(tài)的各個觸發(fā)器是同步翻轉(zhuǎn)的。

(2)異步時序電路：時序邏輯電路各觸發(fā)器的時鐘脈沖不是取自同一脈沖源，各個觸發(fā)器的CP信號既可以是輸入時鐘脈沖，也可以是其它觸發(fā)器的輸出。電路狀態(tài)改變時，電路中要更新狀態(tài)的觸發(fā)器，有的先翻轉(zhuǎn)，有的后翻轉(zhuǎn)，是異步進(jìn)行的。

3．按輸出信號的特性

時序邏輯電路按其輸出信號的特性可分為米里型和莫爾型。

(1)米里（Mealy）型時序電路：輸出不僅與觸發(fā)器的現(xiàn)態(tài)有關(guān)，還和電路的輸入有關(guān)。

(2)莫爾（Moore）型時序電路：輸出僅與觸發(fā)器的現(xiàn)態(tài)有關(guān)。 5.2時序邏輯電路的分析

5.2.1同步時序邏輯電路的分析

1．寫出方程

根據(jù)電路寫出方程，包括激勵方程（每一級觸發(fā)器輸入端的邏輯函數(shù)表達(dá)式，又稱驅(qū)動方程或激勵函數(shù)）和輸出方程，并將激勵方程代入特征方程得到各觸發(fā)器的狀態(tài)方程。

2．列出真值表

把電路輸入和初態(tài)的各種可能取值代入狀態(tài)方程和輸出方程進(jìn)行計(jì)算，求出相應(yīng)的次態(tài)和輸出，并列表表示，有時也可填寫狀態(tài)表。

3．畫出狀態(tài)圖

根據(jù)真值表，畫出狀態(tài)圖。

4．功能描述

對電路的邏輯功能，可用文字來敘述，也可以畫出時序圖，即用波形圖來描述。

下面通過兩個例題來說明同步時序電路的分析方法。

例5－2－1

時序電路如圖5－2－1所示，分析其邏輯功能。圖5－2-1

解觀察電路圖可見，X是輸入量，Z是輸出量，各級觸發(fā)器時鐘脈沖信號取自同一脈沖源，所以是同步時序電路。

（1）寫出方程:

①驅(qū)動方程為

②狀態(tài)方程：JK觸發(fā)器的特征方程為將上述激勵方程代入JK的觸發(fā)器的特征方程，便得到第一級觸發(fā)器的狀態(tài)方程為第二級觸發(fā)器的狀態(tài)方程為③輸出方程為

（2）列出真值表：根據(jù)狀態(tài)方程計(jì)算出真值表的次態(tài)，根據(jù)輸出方程計(jì)算輸出，真值表如表5－2－1所示。真值表的左端為現(xiàn)態(tài)，實(shí)際上，這是把它們看做輸入變量，可按二進(jìn)制數(shù)自然增長規(guī)律由填寫，右端為次態(tài)和輸出，實(shí)際上應(yīng)把它們看做輸出函數(shù)。表5－2－1例5－2－1真值表（3）畫狀態(tài)圖：由真值表可得出相應(yīng)的狀態(tài)圖，如圖5－2－2所示。

（4）畫出時序圖，說明邏輯功能：在時鐘脈沖序列作用下，電路狀態(tài)、輸出狀態(tài)隨時間變化的波形圖稱為時序圖，如圖5－2－3所示。圖5－2-2圖5－2-3

該電路是可控計(jì)數(shù)器。其邏輯功能為：當(dāng)X＝1時，是四進(jìn)制加法計(jì)數(shù)器，即經(jīng)過4個時鐘脈沖作用后，電路的狀態(tài)循環(huán)一次，逢四進(jìn)一;同時在Z端輸出一個進(jìn)位脈沖，因此，Z是進(jìn)位信號。當(dāng)X＝0時，計(jì)數(shù)器停止計(jì)數(shù)，保持原狀態(tài)不變。

通過上面的例子我們對時序電路的分析方法有所了解。在實(shí)際分析過程中，某些步驟視具體情況可省略。當(dāng)?shù)玫綘顟B(tài)轉(zhuǎn)換真值表后，電路的功能就已經(jīng)分析出來，而狀態(tài)轉(zhuǎn)換圖和時序圖是對電路邏輯功能進(jìn)行更簡捷和直觀的描述而已。

例5－2－2時序電路如圖5－2－4所示，分析其邏輯功能。圖5－2-4

解觀察電路圖可見，各級觸發(fā)器時鐘脈沖信號取自同一脈沖源，所以是同步時序電路。

（1）寫出方程:

①驅(qū)動方程為②狀態(tài)方程:JK觸發(fā)器的特征方程為

將上述激勵方程代入JK觸發(fā)器的特征方程，便得到每一級觸發(fā)器的狀態(tài)方程為③輸出方程為

（2）列出真值表：根據(jù)狀態(tài)方程計(jì)算出真值表的次態(tài)，根據(jù)輸出方程計(jì)算輸出，真值表如表5－2－2所示。表5-2-2例5-2-2真值表

（3）畫狀態(tài)圖：由真值表可得出相應(yīng)的狀態(tài)圖，如圖5－2－5所示。圖5-2-5（4）畫出時序圖，說明邏輯功能：時序圖如圖5－2－6所示圖5－2-6由狀態(tài)圖看出：本電路為五進(jìn)制計(jì)數(shù)器，即每來5個CP，它將完成一次逢五進(jìn)一。5.2.2異步時序邏輯電路的分析

異步時序邏輯電路的分析過程與同步時序邏輯電路的分析過程基本相同，但在同步時序邏輯電路中各級觸發(fā)器的時鐘脈沖輸入端接同一脈沖信號，各觸發(fā)器狀態(tài)同步翻轉(zhuǎn)，因此，不考慮時鐘脈沖這一邏輯量。異步時序邏輯電路各級觸發(fā)器的時鐘脈沖不是取自同一脈沖源，觸發(fā)器只有在它自己的CP脈沖的相應(yīng)邊沿才能動作。所以，在分析異步時序電路時，應(yīng)寫出每一級的時鐘方程。例5－2－3時序電路如圖5－2－7所示，分析其邏輯功能。圖5－2-7

解

(1）寫出方程：

①時鐘方程：由電路可知因此，該電路為異步時序邏輯電路。②驅(qū)動方程為③狀態(tài)方程:JK觸發(fā)器的特征方程為并由圖可知，各觸發(fā)器在時鐘脈沖上升沿觸發(fā)（即CP↑有效），得各觸發(fā)器狀態(tài)方程為CP↑有效CP↑有效Q1↑有效④輸出方程為

（2）列出真值表：根據(jù)狀態(tài)方程計(jì)算出真值表的次態(tài)，根據(jù)輸出方程計(jì)算輸出，真值表如表5－2－3所示。表5-2-3例5-2-3真值表

（3）畫狀態(tài)圖：由真值表可得出相應(yīng)的狀態(tài)圖，如圖5－2－8所示。圖5－2-8根據(jù)狀態(tài)圖可知該電路為五進(jìn)制計(jì)數(shù)器。

在例5－2－2和例5－2－3中，電路均有幾個多余的狀態(tài)，因此在分析這類電路時，還要分析電路是否有自啟動能力。所謂自啟動能力，指的是當(dāng)合上電源后，電路能自動進(jìn)入有用狀態(tài)。如果合上電源后，電路不能自動進(jìn)入有用狀態(tài)，則電路不具有自啟動能力。顯然，通過狀態(tài)圖可知，例5－2－2和例5－2－3兩電路均有自啟動能力。 5.3同步時序邏輯電路的設(shè)計(jì)

5.3.1同步時序邏輯電路設(shè)計(jì)步驟

1．根據(jù)設(shè)計(jì)要求，進(jìn)行邏輯抽象，建立原始狀態(tài)圖和狀態(tài)表

根據(jù)設(shè)計(jì)要求初步畫出的狀態(tài)圖和狀態(tài)表，稱為原始狀態(tài)圖和原始狀態(tài)表，它們可能包含多余狀態(tài)。從文字描述的要求到原始狀態(tài)圖的建立往往沒有明顯的規(guī)律可循，因此，在時序邏輯電路設(shè)計(jì)中，這是較關(guān)鍵的一步。畫原始狀態(tài)圖和列原始狀態(tài)表一般按下列步驟進(jìn)行：（1）根據(jù)給定設(shè)計(jì)要求，確定輸入、輸出變量，并定義輸入、輸出變量邏輯狀態(tài)的含義，進(jìn)行狀態(tài)賦值。

（2）設(shè)置狀態(tài)。首先確定電路內(nèi)部的狀態(tài)數(shù)，然后將每一個狀態(tài)用字母表示出來或進(jìn)行編號。

（3）確定狀態(tài)之間的轉(zhuǎn)換關(guān)系，畫出原始狀態(tài)圖、列出原始狀態(tài)表。

2．狀態(tài)化簡

在建立原始狀態(tài)圖和原始狀態(tài)表時，將重點(diǎn)放在正確地反映設(shè)計(jì)要求上，因而往往可能會多設(shè)置一些狀態(tài)，但狀態(tài)數(shù)目的多少將直接影響組成邏輯電路所需觸發(fā)器的數(shù)目。狀態(tài)數(shù)目過多，會使觸發(fā)器的激勵電路變得復(fù)雜，從而使邏輯電路故障增多。邏輯電路中所需觸發(fā)器的數(shù)目可根據(jù)邏輯電路狀態(tài)的數(shù)目來確定。設(shè)邏輯電路有M個狀態(tài)，所需觸發(fā)器的個數(shù)n由下式?jīng)Q定：2n－1＜M≤2n可見，狀態(tài)化簡后，狀態(tài)數(shù)目減少了，會使觸發(fā)器的數(shù)目減少，可以降低邏輯電路的復(fù)雜程度，提高邏輯電路的可靠性，同時也降低了成本。因此，狀態(tài)化簡的目的就是要消去多余狀態(tài)，以得到最簡狀態(tài)圖和最簡狀態(tài)表。

在原始狀態(tài)圖和狀態(tài)表中，凡是在輸入相同時，狀態(tài)轉(zhuǎn)移效果相同的狀態(tài)稱為等價(jià)狀態(tài)。狀態(tài)轉(zhuǎn)移效果相同包含次態(tài)相同、次態(tài)交錯、次態(tài)互為隱含條件三種情況。狀態(tài)化簡就是建立在等價(jià)狀態(tài)基礎(chǔ)上的。對于外部電路而言，等價(jià)狀態(tài)是可以合并的，多個等價(jià)狀態(tài)可以合并為一個狀態(tài)，并將多余的狀態(tài)去掉，便可得到最簡的狀態(tài)圖和狀態(tài)表。

3．狀態(tài)分配

狀態(tài)分配是指將化簡后的各個狀態(tài)用二進(jìn)制代碼來表示，得到代碼形式的狀態(tài)表（二進(jìn)制狀態(tài)表），又稱為狀態(tài)編碼。電路的狀態(tài)通常用觸發(fā)器的狀態(tài)來表示，組成電路的觸發(fā)器的數(shù)目即為二進(jìn)制代碼的位數(shù)。顯然n位二進(jìn)制代碼有2n種不同的取值，對M個狀態(tài)進(jìn)行編碼，方案有很多種，分配的方案不同，設(shè)計(jì)出的電路也不同。因此，需要尋找一個最佳編碼方案。尋找最佳編碼方案的原則為：電路簡單，工作可靠，具有自啟動能力。但目前還沒有一個很好的方案。所以在設(shè)計(jì)時應(yīng)仔細(xì)研究，反復(fù)比較，以便得到比較合理的編碼方案。

4．確定激勵方程和輸出方程

首先選擇觸發(fā)器，然后根據(jù)狀態(tài)表或狀態(tài)圖得出狀態(tài)方程和輸出方程。狀態(tài)方程和輸出方程可由狀態(tài)表或狀態(tài)圖直接得出，再用公式法化簡為與或表達(dá)式;也可根據(jù)狀態(tài)表或狀態(tài)圖畫出卡諾圖，進(jìn)行化簡。需要注意的是，無效狀態(tài)對應(yīng)的最小項(xiàng)應(yīng)當(dāng)成約束項(xiàng)來處理。

變換化簡后的狀態(tài)方程，使之和選用的觸發(fā)器的特征方程有相同的形式，并與觸發(fā)器的特征方程進(jìn)行比較，得到各級觸發(fā)器的激勵方程。

5．檢查有無自啟動能力

將多余的狀態(tài)代入狀態(tài)方程中，求出次態(tài)，即可判斷電路有無自啟動能力。若電路無自啟動能力，應(yīng)采取措施予以解決。

6．畫邏輯電路圖

根據(jù)各級觸發(fā)器的激勵方程和輸出方程，畫出邏輯電路圖。

同步時序邏輯電路設(shè)計(jì)的完整步驟如上所述，但對于某些典型的同步時序電路，在設(shè)計(jì)中直接從設(shè)計(jì)要求可列出二進(jìn)制狀態(tài)表，不需要經(jīng)過前面幾步，稱為給定狀態(tài)設(shè)計(jì)。5.3.2同步時序邏輯電路設(shè)計(jì)舉例

例5－3－1

用下降沿觸發(fā)的JK觸發(fā)器設(shè)計(jì)一個同步五進(jìn)制計(jì)數(shù)器。

解（1）根據(jù)設(shè)計(jì)要求，建立原始狀態(tài)圖：五進(jìn)制計(jì)數(shù)器，有5個不同的狀態(tài)，將這5種狀態(tài)分別用S0、S1、S2、S3、S4表示。根據(jù)上述分析畫出原始狀態(tài)圖如圖5－3－1所示。

(2)狀態(tài)化簡：五進(jìn)制計(jì)數(shù)器應(yīng)有5個狀態(tài)，不需化簡。

(3)狀態(tài)分配：由于22＜5＜23，因此五進(jìn)制計(jì)數(shù)器應(yīng)由三級觸發(fā)器組成，狀態(tài)編碼應(yīng)采用三位二進(jìn)制代碼。三級觸發(fā)器有8種狀態(tài)，從中選出5種狀態(tài)的方案很多。現(xiàn)選用下面方式進(jìn)行編碼，即S0＝000，S１＝001，S2＝010，S3＝011，S4＝100，其中101、110、111為無效狀態(tài)。無效狀態(tài)輸入時次態(tài)可任意(用約束項(xiàng)符號×表示)。由此可列出狀態(tài)分配表如表5－3－1所示，狀態(tài)圖如圖5－3－2所示。圖5－3-1圖5－3-2表5-3-1例5-3-1狀態(tài)分配表

圖5-3-3

(6)畫出邏輯圖：根據(jù)各級觸發(fā)器的激勵方程可畫出邏輯電路如圖5－3－4所示。圖5－3-4（5）檢查自啟動能力：把未用狀態(tài)（101，110，111）代入上述狀態(tài)方程，得到它們的狀態(tài)變化情況如表5－3－2所示，進(jìn)一步得到其完整狀態(tài)圖如圖5－3－5所示?？梢婋娐酚凶詥幽芰?。表5－3－2未用狀態(tài)遷移關(guān)系

圖5－3-5圖5－3-6表5-3-3例5-3-2原始狀態(tài)表

(2)狀態(tài)化簡：由表5－3－3所示的原始狀態(tài)表,用直接觀測法可知：S2、S3為等價(jià)狀態(tài)對，簡化后可得最簡狀態(tài)表如表5－3－4所示。

(3)狀態(tài)分配：該時序電路共有三個狀態(tài)，由于21＜3＜22，因此該電路應(yīng)由兩級觸發(fā)器組成，狀態(tài)編碼應(yīng)采用二位二進(jìn)制代碼。狀態(tài)分配為S0＝00，S1＝10，S2＝11，得到如表5-3-5所示的狀態(tài)分配表。表5-3-4例5-3-2最簡狀態(tài)表表5-3-5

(4)確定激勵函數(shù)和輸出函數(shù)：由表5－3－5畫出次態(tài)和輸出函數(shù)卡諾圖如圖5－3－7所示。

根據(jù)圖5－3－7所示的各級觸發(fā)器的次態(tài)卡諾圖得各級觸發(fā)器的狀態(tài)方程和輸出方程為激勵方程為圖5－3-7

(5)檢查自啟動能力:把未用狀態(tài)（01）代入上述狀態(tài)方程和輸出方程，得到它們的狀態(tài)變化情況如表5－3－6所示，進(jìn)一步得到其完整狀態(tài)圖如圖5－3－8所示?？梢婋娐酚凶詥幽芰?。表5-3-6例5-3-2完整狀態(tài)表圖5－3-8

(6)畫出邏輯圖：根據(jù)各級觸發(fā)器的激勵方程可畫出邏輯電路如圖5－3－9所示。圖5－3-9 5.4寄存器

5.4.1數(shù)碼寄存器

數(shù)碼寄存器只有寄存數(shù)碼的功能。圖5－4－1是一個四位數(shù)碼寄存器,它由4個基本RS觸發(fā)器和4個非門及8個與非門組成。門電路在這里起控制作用，它和觸發(fā)器相配合。寄存器只有接收到寄存指令，才能把輸入的數(shù)碼儲存起來;只有接收到取數(shù)指令，才能把寄存的數(shù)碼取出。圖5－4-1數(shù)碼寄存器的工作過程如下：

在接收數(shù)碼之前，首先加入一置“0”負(fù)脈沖，即在各觸發(fā)器的直接復(fù)位端RD加一負(fù)脈沖信號，使4個觸發(fā)器全部置“0”，清除寄存器中原有數(shù)碼，這個過程稱為清零。設(shè)輸入的二進(jìn)制數(shù)D3D2D1D0為1010。在寄存指令（正脈沖）到來之前，4個輸入與非門的輸出均為“1”，4個基本RS觸發(fā)器仍全處于“0”態(tài)。當(dāng)寄存指令到達(dá)時，4個輸入與非門同時打開，輸入數(shù)碼為“1”的與非門的輸出變?yōu)椤?”，即輸出一個負(fù)脈沖，使F3、F1置“1”，輸入數(shù)碼為“0”的與非門輸出仍為“1”，使F2、F0的狀態(tài)不變，仍為“0”。這樣就將數(shù)的1010存入寄存器中。如果要將存在寄存器中的數(shù)碼取出，應(yīng)先發(fā)出取數(shù)指令（正脈沖）。在未發(fā)出取數(shù)指令時，各非門輸出端Q0～Q3均為“0”。當(dāng)接收到取數(shù)指令，寄存器中已存入的數(shù)碼被傳送至各相應(yīng)的輸出端，數(shù)碼1010可從輸出端取出。

數(shù)碼在存入上述寄存器中時，各位數(shù)碼是從各對應(yīng)輸入端同時輸入到寄存器中的，這種存放數(shù)碼的方式稱為并行輸入方式。如果數(shù)碼逐位輸入到寄存器中，則這種存放數(shù)碼的方式稱為串行輸入方式。數(shù)碼從寄存器中取出時，各位數(shù)碼是在各對應(yīng)的輸出端同時取出的，這種取出數(shù)碼的方式稱為并行輸出方式。如果數(shù)碼逐位取出，則這種取出數(shù)碼的方式稱為串行輸出方式。

必須注意的是，圖5-4-1所示寄存器在寄存數(shù)碼前必須事先清零，否則寄存器在寄存數(shù)碼時就可能出錯。例如，假定寄存器中原有的數(shù)碼是0100，現(xiàn)在存放1010，如果沒有先清零，那么當(dāng)寄存器接收到寄存指令后，存入寄存器中的數(shù)碼將會是1110。因此，這種寄存器的缺點(diǎn)是必須首先清零，否則造成錯誤。

如果把圖5－4－1所示的寄存器由單端輸入改為雙端輸入，如圖5－4－2所示，則該寄存器在存入數(shù)碼之前不需要預(yù)先清零。由于雙端輸入的數(shù)碼寄存器在存數(shù)過程中省去了清零的程序，從而提高了寄存速度，但所需的與非門增多，使寄存器體積變大。圖5－4-2此外，由D觸發(fā)器組成的數(shù)碼寄存器如圖5－4－3所示，它也是一種不需要預(yù)先清零的寄存器。這是因?yàn)镈觸發(fā)器的狀態(tài)是由輸入端D的狀態(tài)決定的，所以不必預(yù)先清零。圖5－4-35.4.2移位寄存器

在數(shù)字系統(tǒng)中，有時不僅要求寄存器有寄存數(shù)碼的功能，而且要求具有移位的功能。移位功能就是將寄存器中存放的數(shù)碼在移位脈沖的作用下逐位向左移動或向右移動。具有移位功能的寄存器稱為移位寄存器。移位是一種非常重要的功能，在進(jìn)行二進(jìn)制數(shù)字運(yùn)算中都需要這種移位功能，因此，移位寄存器在計(jì)算機(jī)中應(yīng)用十分廣泛。

移位寄存器根據(jù)移位的方向分為左移位寄存器、右移位寄存器和雙向移位寄存器。圖5－4－4是由主從JK觸發(fā)器組成的四位左移位寄存器，數(shù)碼由D端輸入。由于觸發(fā)器F0的J端通過一個非門與K端連接起來，因此J＝K，并且數(shù)碼直接由F0的J端輸入，即J＝D＝K。低一位觸發(fā)器的輸出端Q和Q分別接到高一位觸發(fā)器的J端和K端，使各觸發(fā)器的J端和K端的狀態(tài)相反。各觸發(fā)器的時鐘脈沖輸入端都由同一個移位脈沖控制。圖5－4-4工作之前寄存器首先清零，工作時數(shù)碼按移位時鐘脈沖的工作節(jié)拍從高位到低位逐位串行從輸入端D送入。設(shè)要寄存的二進(jìn)制數(shù)為1010，首先將“1”送到數(shù)碼輸入端D，當(dāng)?shù)谝粋€移位脈沖后沿來到時使觸發(fā)器F0翻轉(zhuǎn)，由“0”變?yōu)椤?”，其它觸發(fā)器仍保持“0”態(tài)。經(jīng)過一次移位后，移位寄存器的狀態(tài)為0001。接著將“0”送到數(shù)碼輸入端D，當(dāng)?shù)诙€移位脈沖后沿來到時，F(xiàn)0的輸出Q0＝1就移入了Fl，使Fl翻轉(zhuǎn)為“1”（因J1＝Q0＝1），表明原輸入數(shù)碼“1”向左移動了一位。與此同時，F(xiàn)0的狀態(tài)翻轉(zhuǎn)為“0”，觸發(fā)器F2、F3仍保持“0”態(tài)，移位寄存器的狀態(tài)為0010。輸入第三個數(shù)碼“l(fā)”，當(dāng)?shù)谌齻€移位脈沖后沿來到時，F(xiàn)l的輸出Ql＝1就移入了F2，使F2翻轉(zhuǎn)為“l(fā)”（因J2＝Q1＝1）。表明第一個輸入數(shù)碼“l(fā)”又向左移動了一位，F(xiàn)0的輸出Q0＝0移入Fl，使Fl翻轉(zhuǎn)為“0”，表明第二個輸入數(shù)碼“0”也向左移動了一位。同時，F(xiàn)0的狀態(tài)翻轉(zhuǎn)為“1”，觸發(fā)器F3仍保持“0”態(tài)，移位寄存器的狀態(tài)為0101。輸入第四個數(shù)碼“0”，當(dāng)?shù)谒膫€移位脈沖后沿來到時，F(xiàn)2的輸出Q2＝1移入F3，使F3翻轉(zhuǎn)為“l(fā)”，表明第一個輸入數(shù)碼“l(fā)”又一次向左移動了一位。Fl的輸出Q1＝0移入F2，使F2翻轉(zhuǎn)為“0”，表明第二個輸入數(shù)碼“0”也又一次向左移動了一位。F0的輸出Q0＝l移入Fl，使F1翻轉(zhuǎn)為“l(fā)”，表明第三個輸入數(shù)碼“1”也向左移動了一位。同時，F(xiàn)0的狀態(tài)翻轉(zhuǎn)為“0”。移位寄存器的狀態(tài)為1010。在移位脈沖作用下，經(jīng)過四個移位脈沖，二進(jìn)制數(shù)1010從輸入端D依位移入寄存器中，存數(shù)結(jié)束。表5-4-1表示了移位寄存器的工作過程。

上述移位寄存器的輸入方式是串行輸入方式。存數(shù)結(jié)束時，可以直接從四個觸發(fā)器的Q端取出數(shù)碼，這種取出數(shù)碼方式為并行輸出方式。如果再經(jīng)過四個移位脈沖，則所存的二進(jìn)制數(shù)1010即可逐個移位從Q3端輸出，這種取出數(shù)碼的方式為串行輸出方式。表5-4-1移位寄存器的工作過程

上述移位寄存器的輸入方式是串行輸入方式。存數(shù)結(jié)束時，可以直接從4個觸發(fā)器的Q端取出數(shù)碼，這種取出數(shù)碼方式為并行輸出方式。如果再經(jīng)過4個移位脈沖，則所存的二進(jìn)制數(shù)1010即可逐個移位從Q3端輸出，這種取出數(shù)碼的方式為串行輸出方式。

圖5－4－5是用D觸發(fā)器組成的四位右移位寄存器。它和左移位寄存器不同之處在于：左移位寄存器從右向左依次為F0F1F2F3，右移位寄存器從左向右依次為F3F2F1F0。該寄存器數(shù)碼的存入可以采用串行輸入方式，也可采用并行輸入方式;同樣，數(shù)碼的取出也可采用串行或并行輸出方式。圖5－4-55.4.3集成移位寄存器

1．四位雙向移位寄存器74LS194的功能

74LS194是一種功能比較齊全的寄存器，它不僅有清零、保持、左移位和右移位功能，還有并行或串行輸入及并行或串行輸出功能。其外引線圖、邏輯符號如圖5－4－6所示，功能表如表5－4－2所示。圖5－4-6

(a)74LS194外引線圖;(b)74LS194邏輯符號表5－4－2四位雙向移位寄存器74LS194功能表各管腳分別為D0、D1、D2、D3是并行輸入，Q0、Q1、Q2、Q3是并行輸出，Q0和Q3也分別是左移位和右移位輸出。SL是左移位輸入端，SR是左移位輸入端。Cr是異步置“0”端，Cr為低電平時清零，即當(dāng)Cr＝0時，各觸發(fā)器都置“0”，而且清零時與CP無關(guān)，故為異步清零。S1，S0是工作模式控制端，它們的不同組合將決定74LSl94應(yīng)該執(zhí)行什么功能，即

2．集成移位寄存器的應(yīng)用

1）寄存器的擴(kuò)展

實(shí)際應(yīng)用中，常會遇到現(xiàn)有寄存器位數(shù)少而實(shí)際需用寄存的數(shù)據(jù)位數(shù)較多的情況，這時可用幾片集成電路連在一起組成多位寄存器（稱之為擴(kuò)展）。圖5－4－7是由兩片74LS194連接而成的八位雙向移位寄存器。由圖可見，低位74LS194的輸出端Q3接到高位74LS194的右移位輸入端SR，高位74LS194的輸出端Q。接到低位74LS194的左移位輸入端SL，并將兩片的Cr、S1、S0分別并聯(lián)。這樣連接后兩片的8個輸出端為整個八位移位寄存器的并行輸出端Y7～Y0;兩片的8個輸入端成了八位數(shù)碼并行輸入端A7～A0;低位74LS194的SR是這個八位移位寄存器的右移輸入端;高位74LS194的SL為整個八位移位寄存器的左移輸入端。八位雙向移位寄存器的工作過程與單片四位移位寄存器的相同。圖5－4－7

2)實(shí)現(xiàn)數(shù)據(jù)的串—并行轉(zhuǎn)換

數(shù)字系統(tǒng)中數(shù)據(jù)的傳送體系有兩種：串行傳送體系和并行傳送體系。

串行傳送體系：每一節(jié)拍只傳送一個數(shù)據(jù)，N位數(shù)據(jù)需要N個節(jié)拍才能傳送出去。

并行傳送體系：一個節(jié)拍可以同時傳送N位數(shù)據(jù)。

在數(shù)字系統(tǒng)中，信息的傳播通常是串行的，而處理和加工往往是并行的，因此經(jīng)常要進(jìn)行輸入和輸出的串—并行轉(zhuǎn)換。

2)實(shí)現(xiàn)數(shù)據(jù)的串—并行轉(zhuǎn)換數(shù)字系統(tǒng)中數(shù)據(jù)的傳送體系有兩種：串行傳送體系和并行傳送體系。

串行傳送體系：每一節(jié)拍只傳送一個數(shù)據(jù)，N位數(shù)據(jù)需要N個節(jié)拍才能傳送出去。

并行傳送體系：一個節(jié)拍可以同時傳送N位數(shù)據(jù)。

在數(shù)字系統(tǒng)中，信息的傳播通常是串行的，而處理和加工往往是并行的，因此經(jīng)常要進(jìn)行輸入和輸出的串—并行轉(zhuǎn)換。圖5-4-8圖5－4－9為七位并行輸入—串行輸出轉(zhuǎn)換電路，并行輸入數(shù)據(jù)d1～d7從片（1）和片（2）數(shù)據(jù)輸入端輸入，由Y8串行輸出。0標(biāo)志碼加在片（1）的D0。其工作過程如下：

第一步：啟動ST＝0，與非門G1輸出為“1”，使兩片的S1S0＝11，為送數(shù)功能。

第二步：送數(shù)。當(dāng)?shù)谝粋€CP到來時，進(jìn)行送數(shù)，使Y0～Y7＝0d1d2d3d4d5d6d7，與非門G2輸出為“1”。啟動后ST＝1，使兩片的S1S0＝01，為右移位功能。圖5－4－9第三步：右移位。當(dāng)?shù)诙€CP到來時，完成第一次右移位功能，將Y7中的d7送出，同時由于片（1）的SR＝1，因此Y0～Y7＝10d1d2d3d4d5d6，此時仍有S1S0＝01，繼續(xù)執(zhí)行右移位功能。當(dāng)?shù)谌齻€CP到來時，又將Y7中的d6送出。如此經(jīng)過7次右移位后（即第八個CP到來后），將Y7中的d1送出，此時Y0～Y7＝11111110，七位并行輸入數(shù)碼d1d2d3d4d5d6d7全部從Y7串行輸出。

此時與非門G2輸出為“0”，表示轉(zhuǎn)換結(jié)束，使兩片的S1S0＝11，第九個CP到來后，寄存器又重新送數(shù)，重復(fù)上述過程。 5.5計(jì)數(shù)器

5.5.1二進(jìn)制加法計(jì)數(shù)器

二進(jìn)制數(shù)只有0和1兩個數(shù)碼。二進(jìn)制加法規(guī)則是：0+1＝1，1+1＝10。若本位是1，再加1，則向高位進(jìn)1，本位變?yōu)?，即逢二進(jìn)一。二進(jìn)制加法計(jì)數(shù)器必須滿足上述加法規(guī)則。一個觸發(fā)器可以表示一位二進(jìn)制數(shù)，n個觸發(fā)器就可以表示n位二進(jìn)制數(shù)，因此，由n個觸發(fā)器組成的計(jì)數(shù)器有2n種狀態(tài)，最多可記錄2n－1個脈沖。

表5－5－1列出了四位二進(jìn)制加法計(jì)數(shù)器的狀態(tài)表。表5－5－1四位二進(jìn)制加法計(jì)數(shù)器的狀態(tài)表

1.異步四位二進(jìn)制加法計(jì)數(shù)器

圖5－5－1是由4個主從JK觸發(fā)器組成的四位異步二進(jìn)制加法計(jì)數(shù)器。圖5－5-1圖中4個觸發(fā)器的J、K端都接成了計(jì)數(shù)觸發(fā)器的形式，因而具有計(jì)數(shù)功能。計(jì)數(shù)脈沖從最低位觸發(fā)器F0的脈沖輸入端輸入，滿足了每輸入一個計(jì)數(shù)脈沖，F(xiàn)0狀態(tài)就翻轉(zhuǎn)一次的要求。各觸發(fā)器的Q端接到相鄰高位觸發(fā)器的脈沖輸入端，這樣當(dāng)?shù)臀挥|發(fā)器由“1”態(tài)變“0”態(tài)時，Q端就產(chǎn)生一個負(fù)的階躍信號，使高位觸發(fā)器翻轉(zhuǎn)一次，從而實(shí)現(xiàn)了從低位向高位的進(jìn)位。

由于計(jì)數(shù)脈沖不是同時加到各觸發(fā)器的脈沖輸入端，而只加到最低位觸發(fā)器，其它各位觸發(fā)器是由相鄰的低位觸發(fā)器發(fā)出的進(jìn)位信號來觸發(fā)，各位觸發(fā)器狀態(tài)翻轉(zhuǎn)先后有序，是異步進(jìn)行的，因而稱為異步加法計(jì)數(shù)器。下面具體分析異步四位二進(jìn)制加法計(jì)數(shù)器的計(jì)數(shù)過程。

計(jì)數(shù)脈沖輸入之前，首先清零，使各觸發(fā)器均處于“0”態(tài)：Q3＝Q2＝Q1＝Q0＝0。

第一個計(jì)數(shù)脈沖輸入后，F(xiàn)0從“0”態(tài)變?yōu)椤?”態(tài)。對于F1而言，是脈沖上升沿，不能觸發(fā)翻轉(zhuǎn)，故F1仍保持“0”態(tài)。F2、F3的脈沖輸入端無觸發(fā)信號加入，故也保持“0”態(tài)不變。

第二個計(jì)數(shù)脈沖輸入后，F(xiàn)0又從“1”態(tài)變?yōu)椤?”態(tài)。對于F1而言，是脈沖下降沿，故F1翻轉(zhuǎn)，狀態(tài)從“0”態(tài)變?yōu)椤?”態(tài)。對于F2而言，是脈沖上升沿，故F2仍保持“0”態(tài)，F(xiàn)3也仍保持“0”態(tài)。依次類推可知，當(dāng)?shù)?5個計(jì)數(shù)脈沖到來之后，四位觸發(fā)器狀態(tài)均為1，即Q3Q2Q1Q0＝1111。因此，上述四位二進(jìn)制加法計(jì)數(shù)器最多只能計(jì)錄15個脈沖，當(dāng)輸入第16個計(jì)數(shù)脈沖時，4個觸發(fā)器又全部重新復(fù)位到“0”態(tài)，完成一次計(jì)數(shù)循環(huán)。因此，又可將此計(jì)數(shù)器稱為十六進(jìn)制計(jì)數(shù)器。圖5－5－2異步二進(jìn)制計(jì)數(shù)器的各觸發(fā)器之間連接簡單，電路工作可靠。但是，由于各觸發(fā)器按順序翻轉(zhuǎn)，故工作速度較慢。

由圖5－5－2所示的波形可以看出，Q0的頻率是計(jì)數(shù)脈沖的1/2，Q1的頻率是計(jì)數(shù)脈沖的1/4，Q2的頻率是計(jì)數(shù)脈沖頻率的１/8，Q3的頻率是計(jì)數(shù)脈沖的１/16，因此，計(jì)數(shù)器又具有分頻作用，可作為分頻器使用。

2.同步四位二進(jìn)制加法計(jì)數(shù)器

圖5－5－3是由4個主從JK觸發(fā)器組成的同步四位二進(jìn)制加法計(jì)數(shù)器。圖5－5-3由圖可看出，計(jì)數(shù)脈沖同時接到各觸發(fā)器的脈沖輸入端，則各觸發(fā)器的翻轉(zhuǎn)是同時進(jìn)行的。也就是說，計(jì)數(shù)器狀態(tài)的轉(zhuǎn)換與計(jì)數(shù)脈沖同步，因而其計(jì)數(shù)速度高。按這種方式組成的計(jì)數(shù)器稱為同步計(jì)數(shù)器，對于各觸發(fā)器：

第一位觸發(fā)器F0：J0＝K0＝１，J0、K0懸空，相當(dāng)于“1”，因此每來一個計(jì)數(shù)脈沖，F(xiàn)0狀態(tài)就翻轉(zhuǎn)一次。

第二位觸發(fā)器F1：J1＝K1＝Q0，故只有在Q0＝1時，再來一個計(jì)數(shù)脈沖，F(xiàn)1才翻轉(zhuǎn)。

第三位觸發(fā)器F2：J2＝K2＝Q0Q1，故只有在Q0＝Q1＝1時，再來一個計(jì)數(shù)脈沖，F(xiàn)2才翻轉(zhuǎn)。第四位觸發(fā)器F3：J3＝K3＝Q0Q1Q2，故只有在Q0＝Q1＝Q2＝1時，再來一個計(jì)數(shù)脈沖，F(xiàn)3才翻轉(zhuǎn)。

以上討論的是同步四位二進(jìn)制加法計(jì)數(shù)器，如果位數(shù)更多，控制進(jìn)位的規(guī)律可依次類推。對于其中任一位觸發(fā)器來說，如第n位觸發(fā)器，Jn＝Kn＝Q0Q1…Qn-1，即在比它低的所有觸發(fā)器均為“1”時，再來一個計(jì)數(shù)脈沖，它就應(yīng)翻轉(zhuǎn)一次。下面具體分析同步四位二進(jìn)制加法計(jì)數(shù)器的計(jì)數(shù)過程。

計(jì)數(shù)脈沖輸入之前，首先清零，使各觸發(fā)器均處于“0”態(tài)，Q3＝Q2＝Q1＝Q0＝0。

第一個計(jì)數(shù)脈沖輸入后，F(xiàn)0的狀態(tài)從“0”變?yōu)椤?”，此時Q0＝1。而在計(jì)數(shù)脈沖到來之前，由于Q0＝Q1＝Q2＝0，故F1、F2、F3仍保持“0”態(tài)。

第二個計(jì)數(shù)脈沖輸入后，F(xiàn)0的狀態(tài)又從“1”變?yōu)椤?”，即此時Q0＝0。但在第二個計(jì)數(shù)脈沖到來之前，由于Q0＝1，Q1＝Q2＝Q3＝0，故當(dāng)?shù)诙€計(jì)數(shù)脈沖到來之后，F(xiàn)1的狀態(tài)由“0”變?yōu)椤?”，但F2、F3保持“0”態(tài)不變。其余均可依次類推，當(dāng)?shù)?5個計(jì)數(shù)脈沖輸入后，4個觸發(fā)器的狀態(tài)轉(zhuǎn)變?yōu)?111。第16個計(jì)數(shù)脈沖輸入后，4個觸發(fā)器全部復(fù)位到“0”態(tài)，完成一次計(jì)數(shù)循環(huán)。其工作波形與圖5－5－2相同。

上述各二進(jìn)制計(jì)數(shù)器均采用下降沿觸發(fā)翻轉(zhuǎn)的JK觸發(fā)器構(gòu)成。生產(chǎn)實(shí)踐中還廣泛使用上升沿觸發(fā)翻轉(zhuǎn)的D觸發(fā)器構(gòu)成二進(jìn)制計(jì)數(shù)器，其級聯(lián)方式與用JK觸發(fā)器組成的相應(yīng)二進(jìn)制計(jì)數(shù)器恰好相反。

二進(jìn)制加法計(jì)數(shù)器結(jié)構(gòu)十分簡單，但是人們讀取數(shù)據(jù)時感到非常不方便，因此在數(shù)字系統(tǒng)中常使用十進(jìn)制計(jì)數(shù)器。5.5.2十進(jìn)制計(jì)數(shù)器

1.異步十進(jìn)制計(jì)數(shù)器

圖5－5－4是在8421碼的二－十進(jìn)制加法器的基礎(chǔ)上構(gòu)成的一個十進(jìn)制計(jì)數(shù)器。由于計(jì)數(shù)脈沖從最低位觸發(fā)器F0的脈沖輸入端輸入，高位觸發(fā)器的脈沖輸入端與相鄰的低位觸發(fā)器連接，依靠低一位觸發(fā)器發(fā)出進(jìn)位信號來觸發(fā)，因此是異步計(jì)數(shù)器。圖5－5-4該十進(jìn)制計(jì)數(shù)器與異步四位二進(jìn)制計(jì)數(shù)器工作原理相似。但是四位二進(jìn)制計(jì)數(shù)器一共有16種狀態(tài)，而十進(jìn)制只有0～9共10個數(shù)碼，因此十進(jìn)制計(jì)數(shù)器必須解決“逢十進(jìn)一”的問題。解決這一問題關(guān)鍵有兩點(diǎn)：其一，根據(jù)8421編碼表，當(dāng)?shù)诰艂€計(jì)數(shù)脈沖到來后，各位觸發(fā)器的狀態(tài)Q3Q2Q1Q0應(yīng)為100１;其二，當(dāng)?shù)?0個計(jì)數(shù)脈沖到來后，各位觸發(fā)器應(yīng)全部重新復(fù)位為“0”態(tài)，即Q3Q2Q1Q0＝0000，并向上一位計(jì)數(shù)器發(fā)出進(jìn)位信號。因此，從0000計(jì)數(shù)至1001的計(jì)數(shù)原理與異步四位二進(jìn)制計(jì)數(shù)相同。當(dāng)?shù)?0個計(jì)數(shù)脈沖到來之后，觸發(fā)器F１和F2保持“0”態(tài)，不能翻轉(zhuǎn)，而觸發(fā)器F0和F3翻轉(zhuǎn)，從“1”態(tài)變?yōu)椤?”態(tài)。表5-5-2十進(jìn)制加法計(jì)數(shù)器狀態(tài)表圖5－5-5圖5－5-6

2.同步十進(jìn)制計(jì)數(shù)器

圖5－5－7是由主從JK觸發(fā)器組成的同步十進(jìn)制加法計(jì)數(shù)器。圖5－5-75.5.3集成計(jì)數(shù)器

1．集成十六進(jìn)制計(jì)數(shù)器

十六進(jìn)制計(jì)數(shù)器也稱為四位二進(jìn)制計(jì)數(shù)器，常用的有74LS161、74LS163、74LS191等，我們以74LS161為例介紹其邏輯功能。

74LS161是中規(guī)模集成同步四位二進(jìn)制可預(yù)置數(shù)加法計(jì)數(shù)器，它除了有計(jì)數(shù)功能外，還具有預(yù)置數(shù)、保持和異步清零等功能。其邏輯符號如圖5－5－8所示，功能表如表5－5－3所示。圖5－5-8表5－5－3

74LS161功能表由5－5－8圖可知，CP是計(jì)數(shù)脈沖輸入端，Cr是清零端，LD是置數(shù)控制端，P和T是計(jì)數(shù)器工作控制端，D、C、B、A是并行數(shù)據(jù)輸入端，OC是進(jìn)位信號輸出端，QD、QC、QB、QA是計(jì)數(shù)狀態(tài)輸出端。由功能表可知，74LS161有以下功能：

(1)異步清零功能。當(dāng)Cr＝0時，計(jì)數(shù)器清零，并且當(dāng)Cr＝0時，其它輸入信號都不起作用，與CP是無關(guān)的。

(2)同步并行置數(shù)功能。當(dāng)Cr＝1，LD＝0時，在CP上升沿作用下，并行數(shù)據(jù)dcba進(jìn)入計(jì)數(shù)器，使QDQCQBQA＝dcba，并且OC＝TQDQCQBQA。

(3)二進(jìn)制同步加法計(jì)數(shù)功能。當(dāng)Cr＝LD＝1時，若P＝T＝1，則計(jì)數(shù)器對CP信號進(jìn)行加法計(jì)數(shù)；當(dāng)QDQCQBQA＝1111時，進(jìn)位輸出端OC送出高電平進(jìn)位信號。

(4)保持功能。當(dāng)Cr＝LD＝1時，若PT＝0，則計(jì)數(shù)器保持原來狀態(tài)不變。對進(jìn)位輸出信號有兩種情況：若T＝0，則OC＝0;若T＝1，則OC＝QDQCQBQA。

2．集成十進(jìn)制計(jì)數(shù)器

以74LS192為例介紹集成十進(jìn)制計(jì)數(shù)器，74LS192是異步、可預(yù)置的十進(jìn)制可逆計(jì)數(shù)器，其邏輯符號如圖5－5－9所示，功能表如表5－5－4所示。Cr是異步清零端，CP+是加法計(jì)數(shù)脈沖輸入端，CP-是減法計(jì)數(shù)脈沖輸入端，LD是置數(shù)控制端，OC是進(jìn)位信號輸出端，OB是借位信號輸出端，P和T是計(jì)數(shù)器工作控制端，D、C、B、A是并行數(shù)據(jù)輸入端，QD～QA是計(jì)數(shù)狀態(tài)輸出端，因此是雙時鐘工作方式。圖5－5-9表5-5-4從表5－5－4可以得出74LS192有如下功能：

(1)異步清零功能。當(dāng)Cr＝1時，不管其它端電平如何，都立即使QDQCQBQA＝0000，完成清零功能，且不需要CP。由此可見，使用中若不需要清零時，Cr端應(yīng)接地（即0電平）。

(2)預(yù)置數(shù)功能。當(dāng)Cr＝0時，若LD＝0，則立即把數(shù)據(jù)dcba分別送給QD～QA，使QDQCQBQA＝dcba。送數(shù)時不需要時鐘CP，因而LD端屬于異步預(yù)置數(shù)控制端，這一點(diǎn)和74LS161顯然不同。如果不需要送數(shù)時，顯然應(yīng)使LD＝1。

(3)加法計(jì)數(shù)功能。當(dāng)計(jì)數(shù)脈沖CP由CP+端送入時，將實(shí)現(xiàn)由0000～1001的遞增計(jì)數(shù)，且當(dāng)QDQCQBQA＝1001狀態(tài)時，將由進(jìn)位輸出端OC送出一個進(jìn)位負(fù)脈沖，該脈沖的上升沿到來時完成向高位的進(jìn)位功能。

(4)減法計(jì)數(shù)功能。當(dāng)計(jì)數(shù)脈沖CP由CP-端送入時，將實(shí)現(xiàn)由1001～0000的遞減，且當(dāng)QDQCQBQA＝0000狀態(tài)時，將由借位輸出端OB送出一個借位負(fù)脈沖，該脈沖的上升沿到來時完成借位功能。無論加法計(jì)數(shù)還是減法計(jì)數(shù)，都是CP上升沿到來時有效。

(5)保持功能。當(dāng)無CP時，計(jì)數(shù)器處于保持狀態(tài)。圖5－5-10

3．集成二—五—十進(jìn)制計(jì)數(shù)器

下面介紹一種異步集成計(jì)數(shù)器74LS90。74LS90是二—五—十進(jìn)制異步計(jì)數(shù)器，它包含兩個獨(dú)立的下降沿觸發(fā)的計(jì)數(shù)器，即二進(jìn)制和五進(jìn)制計(jì)數(shù)器。其邏輯符號如圖5－5－10所示，功能表如表5－5－5所示。表5－5－5

74LS90功能表

由功能表可知74LS90邏輯功能如下：

(1)置9功能。當(dāng)S9（1）·S9（2）＝1時，QDQCQBQA＝1001，這正是8421BCD碼的“9”，故稱S9（1）和S9（2）是置“9”功能端，是與時鐘信號CP是無關(guān)的，所以它是異步方式置9的。若不需要置9時，這兩個端子至少有一個應(yīng)接低電平“0”，這樣就不會影響電路的正常計(jì)數(shù)。

(2)置零功能。當(dāng)R0（1）·R0（2）＝1時，QDQCQBQA＝0000，由于“清零”功能與時鐘CP無關(guān)，故這種清零也為異步清零。若不需要置0時，這兩個端子至少有一個應(yīng)接低電平“0”，這樣就不會影響電路的正常計(jì)數(shù)。

當(dāng)滿足R0（1）·R0（2）＝0、S9（1）·S9（2）＝0時，電路才執(zhí)行計(jì)數(shù)功能，根據(jù)CP1和CP2的各種不同接法來實(shí)現(xiàn)不同的計(jì)數(shù)功能。當(dāng)計(jì)數(shù)脈沖從CP1輸入，CP2不加信號時，實(shí)現(xiàn)二進(jìn)制計(jì)數(shù)，QA輸出信號；當(dāng)CP1不加信號，計(jì)數(shù)脈沖從CP2輸入時，QDQCQB實(shí)現(xiàn)五進(jìn)制計(jì)數(shù)。實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)有兩種方法：一是先進(jìn)行二進(jìn)制計(jì)數(shù)，再進(jìn)行五進(jìn)制計(jì)數(shù)，由QD、QC、QB、QA輸出8421碼，最高位QD作進(jìn)位輸出，如圖5－5－11（a）所示;二是先進(jìn)行五進(jìn)制計(jì)數(shù)，再進(jìn)行二進(jìn)制計(jì)數(shù)，由QA、QD、QC、QB輸出5421碼，最高位QA作進(jìn)位輸出，如圖5－5－11（b）所示。圖5－5-11

(a)8421碼方式計(jì)數(shù)；(b)5421碼方式計(jì)數(shù)

4．集成計(jì)數(shù)器的應(yīng)用

集成計(jì)數(shù)器加適當(dāng)?shù)姆答侂娐肪涂梢詷?gòu)成任意進(jìn)制計(jì)數(shù)器。

設(shè)集成計(jì)數(shù)器的模值為N，如果要得到一個模值為M（N＞M）的計(jì)數(shù)器，就要在N進(jìn)制計(jì)數(shù)器的順序計(jì)數(shù)過程中，設(shè)法使之跳過N－M個狀態(tài)，只在M個狀態(tài)中循環(huán)就可以了。常用的方法有兩種：反饋清零法和反饋置數(shù)法。

(1)反饋清零法。讓計(jì)數(shù)器從全“0”狀態(tài)開始計(jì)數(shù)，計(jì)滿M個狀態(tài)后，進(jìn)行清零。然后重新開始計(jì)數(shù)。由于集成計(jì)數(shù)器清零有同步和異步兩種情況，因此反饋清零法也分為兩種情況。計(jì)數(shù)器同步清零時，接收到清零指令后，必須在下一個計(jì)數(shù)脈沖到來后，才能執(zhí)行清零命令?？梢?，計(jì)數(shù)器從全“0”狀態(tài)開始計(jì)數(shù)，記錄了M－1個狀態(tài)后，就發(fā)出清零指令，但在第M個計(jì)數(shù)脈沖到來后才進(jìn)行清零，這樣就能記錄M個狀態(tài)，實(shí)現(xiàn)M進(jìn)制計(jì)數(shù)器。計(jì)數(shù)器同步清零時，接收到清零指令后，立即清零，與CP無關(guān)。所以要計(jì)滿M個狀態(tài)，必須是在計(jì)數(shù)到第M個狀態(tài)后，再接收到清零指令，計(jì)數(shù)器的狀態(tài)從第M種狀態(tài)返回到全“0”狀態(tài)。第M種狀態(tài)一出現(xiàn)，無需計(jì)數(shù)脈沖，計(jì)數(shù)器便立即被置成全“0”狀態(tài)，它只在極短的瞬間出現(xiàn)，通常稱為過渡狀態(tài)。綜上所述，對于異步清零的計(jì)數(shù)器，采用反饋清零法構(gòu)成任意進(jìn)制計(jì)數(shù)器時，存在一個過渡狀態(tài)，而同步清零的計(jì)數(shù)器則不存在過渡狀態(tài)。(2)反饋置數(shù)法。反饋置數(shù)法和反饋清零法不同，它利用計(jì)數(shù)器預(yù)置數(shù)功能，使計(jì)數(shù)器從某個預(yù)置狀態(tài)開始計(jì)數(shù)，計(jì)滿M個狀態(tài)后產(chǎn)生置數(shù)信號，使計(jì)數(shù)器又進(jìn)入預(yù)置狀態(tài)，然后再重新開始計(jì)數(shù)。這種方法適用于有預(yù)置功能的計(jì)數(shù)器。反饋置數(shù)法也分為兩種情況。計(jì)數(shù)器同步預(yù)置數(shù)時，預(yù)置數(shù)輸入端接收到置數(shù)信號后，必須在下一個計(jì)數(shù)脈沖到來后才能預(yù)置數(shù)?？梢娪?jì)數(shù)器從預(yù)置狀態(tài)開始計(jì)數(shù)，記錄了M－1個狀態(tài)后，預(yù)置數(shù)輸入端應(yīng)接收到預(yù)置數(shù)信號，當(dāng)?shù)贛個計(jì)數(shù)脈沖到來后預(yù)置數(shù)。對于計(jì)數(shù)器異步預(yù)置數(shù)時，只要預(yù)置數(shù)輸入端接收到預(yù)置數(shù)信號，計(jì)數(shù)器便立即進(jìn)行預(yù)置數(shù)，它不受CP控制。因此，計(jì)數(shù)器從預(yù)置狀態(tài)開始計(jì)數(shù)，必須是在計(jì)數(shù)到第M個狀態(tài)后，再接收到預(yù)置數(shù)指令，計(jì)數(shù)器的狀態(tài)返回到預(yù)置的狀態(tài)。第M種狀態(tài)一出現(xiàn)，無需計(jì)數(shù)脈沖，計(jì)數(shù)器便立即被預(yù)置數(shù)，這種方法也存在一個過渡狀態(tài)。由于預(yù)置數(shù)操作可以在任意狀態(tài)下進(jìn)行，因此，計(jì)數(shù)器不一定從全“0”狀態(tài)開始計(jì)數(shù)。下面通過幾個具體的例子來進(jìn)一步說明集成計(jì)數(shù)器的使用。

例5－5－1試用74LS192設(shè)計(jì)一個六進(jìn)制加法計(jì)數(shù)器。解由74LS192功能表可知，74LS192具有異步清零和異步預(yù)置數(shù)功能。因此可以采用反饋清零法或反饋置數(shù)法實(shí)現(xiàn)六進(jìn)制加法計(jì)數(shù)器。

(1)反饋清零法。由功能表知道，74LS192的Cr端的作用是異步清零，且高電平有效，因此存在一個過渡狀態(tài)，狀態(tài)轉(zhuǎn)換關(guān)系如圖5－5－12所示。圖5－5-12圖5－5-13

(2)反饋置數(shù)法。由功能表分析知道，74LS192的預(yù)置數(shù)是異步預(yù)置數(shù)，LD＝0時預(yù)置數(shù)，因此也存在一個過渡狀態(tài)。

若預(yù)置數(shù)DCBA＝0000，即選用前六種狀態(tài)0000～0110，其狀態(tài)轉(zhuǎn)換關(guān)系仍如圖5－5－12所示，0110仍為過渡狀態(tài)。邏輯電路圖如圖5－5－13（b）所示。因LD低電平有效，故QC和QB通過與非門與LD端連接。

若選用0000～1001中間任意六個連續(xù)狀態(tài)進(jìn)行計(jì)數(shù)，例如預(yù)置數(shù)DCBA＝0001，其狀態(tài)轉(zhuǎn)換關(guān)系如圖5－5－14所示。0111為過渡狀態(tài)，邏輯電路圖如圖5－5－13（c）所示。圖5－5-14由于74LS192有進(jìn)位輸出端OC，因此利用OC反饋到LD端來實(shí)現(xiàn)六進(jìn)制加法計(jì)數(shù)器，即選用后六種狀態(tài)0011～1000，1001為過渡狀態(tài)，其狀態(tài)轉(zhuǎn)換關(guān)系如圖5－5－15所示，邏輯電路如圖5－5－13（d）所示。據(jù)74LS192的功能可知，進(jìn)位信號是負(fù)脈沖，故邏輯電路中OC和LD直接連接。圖5－5-15

例5－5－2試用74LS161設(shè)計(jì)一個六進(jìn)制加法計(jì)數(shù)器。解由74LS161功能表知道，74LS161具有異步清零和同步預(yù)置數(shù)功能。因此可以采用反饋清零法或反饋置數(shù)法來實(shí)現(xiàn)六進(jìn)制加法計(jì)數(shù)器。

（1）反饋清零法。由功能表知道，74LS161的Cr端的作用是異步清零，且低電平有效，因此存在一個過渡狀態(tài)，狀態(tài)轉(zhuǎn)換關(guān)系如圖5－5－16所示。圖5－5-16圖5－5-17（2）反饋置數(shù)法。由功能表分析知道，74LS161的預(yù)置數(shù)是同步預(yù)置數(shù)，LD＝0時預(yù)置數(shù)，因此不存在過渡狀態(tài)。

若預(yù)置數(shù)DCBA＝0000，即選用前六種狀態(tài)0000～0110，其狀態(tài)轉(zhuǎn)換關(guān)系如圖5－5－18所示,邏輯電路圖如圖5－5－17（b）所示。因LD低電平有效，故QC和QB通過與非門與LD端連接。

若選用0000～1001中間任意六個連續(xù)狀態(tài)進(jìn)行計(jì)數(shù)，例如預(yù)