ProgramHeader回看……《計算機系統(tǒng)》存儲基礎(chǔ)篇《計算機系統(tǒng)》課程教學組2025年春季學期ONTENTSC01主存02存儲芯片本講學習內(nèi)容03硬盤存儲芯片易失性volatileSRAMDRAMT-RAM非易失性non-volatileROMEPROM/EEPROMFlashNORNANDNVRAMReRAM/FeRAM存儲芯片分類RAM隨機訪問存儲器(RAM,Random-AccessMemory)關(guān)鍵特性RAM一般封裝成芯片形式基本存儲單元是cell單元多個RAM芯片構(gòu)成內(nèi)存靜態(tài)隨機訪問存儲器(SRAM)動態(tài)隨機存儲器(DRAM)RAM隨機訪問存儲器(RAM,Random-AccessMemory)關(guān)鍵特性RAM一般封裝成芯片形式基本存儲單元是cell單元多個RAM芯片構(gòu)成內(nèi)存靜態(tài)隨機訪問存儲器(SRAM)每個單元保存一位（bit），一般含6個晶體管電路只要保持供電，就會永遠保持它的值動態(tài)隨機存儲器(DRAM)每位存儲是對一個電容的放電，每個單元由一個電容和一個訪問晶體管組成一般刷新頻率為64msSRAMvsDRAM單位晶體管數(shù)目相對訪問時間是否需要刷新？是否對干擾敏感？相對花費應用SRAM61X否否100X高速緩存DRAM110X是是1X主存，圖形系統(tǒng)幀緩沖區(qū)主存（DRAM)請查看你自己的小筆電……主存（DRAM)請查看你自己的小筆電……2016年之前1中國存儲芯片行業(yè)生產(chǎn)能力近乎零國內(nèi)存儲芯片供給基本依賴進口中國大陸相繼成立三大存儲芯片公司晉華集成（JHICC）合肥長鑫（CXMT）長江存儲（YMTC）2016-201822019-202032019年底，長江存儲64層3DNAND閃存開始大規(guī)模量產(chǎn)2020年4月，長江存儲推出128層QLC兆易創(chuàng)新突破國外廠商在中低端容量的NORFlash技術(shù)壁壘，推出各類NORFlash2021-20244長江存儲實現(xiàn)232層3DNAND量產(chǎn)，良率達國際主流水平（>80%）長鑫存儲量產(chǎn)LPDDR5X芯片，制程推進至17nm工藝相變存儲器（PCM）和阻變存儲器（RRAM）進入中試驗證階段；聯(lián)合科研院所開發(fā)**存算一體芯片**，能效比提升10倍以上中國存儲發(fā)展常見DRAM芯片結(jié)構(gòu)

colsrows01230123Internalrowbufferaddrdatasupercell(2,1)2bits/8bits/Memorycontroller(to/fromCPU)讀取一個DRAM超單元(2,1)內(nèi)容Step1(a):行訪問選通脈沖(RAS)選擇行2Step1(b):將行2的整個內(nèi)容拷貝到內(nèi)部行緩沖器ColsRowsRAS=20123012Internalrowbuffer16x8DRAMchip3addrdata2/8/Memorycontroller讀取一個DRAM超單元(2,1)內(nèi)容Step2(a):列訪問選通脈沖(CAS)選中列1.Step2(b):將超單元(2,1)的內(nèi)容從緩沖區(qū)拷貝ColsRows01230123Internalrowbuffer16x8DRAMchipCAS=1addrdata2/8/Memorycontrollersupercell(2,1)supercell(2,1)ToCPU讀取存儲器模塊:supercell(i,j)8個8Mx8DRAM組成64MB存儲器模塊

addr(row=i,col=j)存儲控制器DRAM7DRAM003178151623243263394047485556主存地址A處的64位雙字bits0-7bits8-15bits16-23bits24-31bits32-39bits40-47bits48-55bits56-6364-bitdoubleword03178151623243263394047485556增強的DRAM自1966年被發(fā)明，基本DRAM就未發(fā)生變化1970年Intel將其商業(yè)化對DRAM的改進主要在于更高速度、更大帶寬、更低功耗:雙倍數(shù)據(jù)速率同步DRAM(DDRSDRAM)上下時鐘沿作為控制信號，每個時鐘周期每個引腳能發(fā)送2位以小容量的預期緩沖器的大小區(qū)別不同類型:DDR(2bits),DDR2(4bits),DDR4(8bits)至2010，多數(shù)服務(wù)器和桌面系統(tǒng)均使用DDR3SDRAMIntelCorei7只支持DDR3SDRAMLPDDR,GDDRSDRM,HBM……行錘擊內(nèi)存容量增加，同時存儲比特位的電容器也就越來越小，排列越來越近相鄰的電容之間相互干擾可能性增大——硬件漏洞如果能夠快速、反復訪問一排電容，相鄰行的電容更容易產(chǎn)生干擾錯誤，即所謂的“比特位翻轉(zhuǎn)”，也就是0變成1如果對某些行進行反復讀寫，問題就有可能產(chǎn)生——RowHammer典型連接CPU和主存的總線結(jié)構(gòu)總線（bus）是一組并行的導線，能攜帶地址、數(shù)據(jù)和控制信號

總線由多個設(shè)備共享主存I/O橋總線接口ALU寄存器文件CPU芯片系統(tǒng)總線存儲器總線存儲器讀事務(wù)step1CPU將地址A放到存儲器總線上

ALUBusinterfaceA0AxMainmemoryI/Obridge%eaxLoadoperation:

movlA,%eax存儲器讀事務(wù)step2主存從存儲總線讀取A，取出字x，再將x放到總線上

ALURegisterfileBusinterfacex0AxMainmemory%eaxI/ObridgeLoadoperation:

movlA,%eax存儲器讀事務(wù)step3CPU從總線讀出字x，并將x復制到寄存器%eax中xALURegisterfileBusinterfacexMainmemory0A%eaxI/ObridgeLoadoperation:

movlA,%eax存儲器寫事務(wù)step1CPU將地址A放到總線上，主存讀出該地址，并等待數(shù)據(jù)字yALUBusinterfaceAMainmemory0A%eaxI/ObridgeStoreoperation:

movl%eax,A存儲器寫事務(wù)step2CPU將數(shù)據(jù)字y放到總線上yALUBusinterfaceyMainmemory0A%eaxI/ObridgeStoreoperation:

movl%eax,A存儲器寫事務(wù)step3主存將數(shù)據(jù)字y從總線讀出，并將其存儲到地址yALUregisterfilebusinterfaceymainmemory0A%eaxI/ObridgeStoreoperation:

movl%eax,A存儲芯片易失性volatileSRAMDRAMT-RAM非易失性non-volatileROMEPROM/EEPROMFlashNORNANDNVRAMReRAM/FeRAM存儲分類非易失性存儲器DRAMandSRAM易失（volatile）一旦斷電，其存儲的信息就會丟失非易失性存儲器在斷電后依然能保存其信息——只讀存儲器(ROM）可編程ROM(PROM):只能被編程一次可擦寫PROM(EPROM):可擦除和重編程次數(shù)可達上千次電子可擦除PROM(EEPROM):可直接在印制電路卡上編程閃存:部分可擦除的EEPROMs大約擦除100,000次會產(chǎn)生磨損非易失性存儲器應用固件（firmware）程序存儲在ROM(BIOS，controllersfordisks,networkcards,graphicsaccelerators,securitysubsystems,…)中固態(tài)硬盤(在數(shù)碼相機、智能電話、筆記本電腦取代傳統(tǒng)旋轉(zhuǎn)硬盤)磁盤……SecondaryMemory機械硬盤vs.固態(tài)硬盤VS機械硬盤碎片整理機械硬盤碎片整理固態(tài)硬盤NANDFlash固態(tài)硬盤上的閃存顆粒根據(jù)密度差異，閃存顆粒主要分為SLC、MLC、TLC、QLC、PLC（未面世）五種

SLC：最貴、讀寫最精確，讀寫最快

擦寫壽命最長，容量不太大TLC/QLC：消費品日常存儲，擦寫壽命短，存儲密度大，成本低按照數(shù)據(jù)穩(wěn)定性、速度以及價格：SLC＞MLC＞TLC＞QLC＞PLC容量：SLC＜MLC＜TLC＜QLC＜PLC固態(tài)硬盤

SSD閃存翻譯層I/O總線Page0Page1PageP-1…Block0…Page0Page1PageP-1…BlockB-1閃存SolidStateDisk(SSD)讀寫邏輯磁盤塊數(shù)據(jù)以頁為單位讀寫頁大小:512~4KB,塊:32~128頁，16~512KB只有在一頁所屬的塊整個被擦除之后，才能寫這一頁100,000次重復寫后，塊會發(fā)生磨損固態(tài)硬盤性能參數(shù)順序讀吞吐量 250MB/s 順序?qū)懲掏铝?170MB/s隨機讀吞吐量 140MB/s 隨機寫吞吐量 14MB/s隨機讀訪問時間30us 隨機寫訪問時間 300us隨機寫為什么這么慢?擦除塊需要相對較長的時間（大約1ms)寫一個頁的操作會觸發(fā)該塊中所有帶有用數(shù)據(jù)的頁均需被拷貝到新塊將帶相應數(shù)據(jù)塊的頁寫到一個新(擦除過的)塊中找到已有數(shù)據(jù)的塊并擦除它再對相應的頁進行寫操作固態(tài)硬盤vs機械盤《計算機系統(tǒng)》存儲層次&

局部性篇《計算機系統(tǒng)》課程教學組2025年春季學期ONTENTSC01局部性原理02存儲層次結(jié)構(gòu)本講學習內(nèi)容03認識高速緩存存儲技術(shù)發(fā)展趨勢Metric 1980 1985 1990 1995 2000 2005 2010 2010:1980$/MB 8,000 880 100 30 1 0.1 0.06 130,000access(ns) 375 200 100 70 60 50 40 9typicalsize(MB) 0.064 0.256 4 16 64 2,000 8,000 125,000

DRAMSRAMMetric 1980 1985 1990 1995 2000 2005 2010 2010:1980$/MB 500 100 8 0.30 0.01 0.005 0.0003 1,600,000access(ms) 87 75 28 10 8 4 3 29typicalsize(MB) 1 10 160 1,000 20,000 160,000 1,500,0001,500,000DiskMetric 1980 1985 1990 1995 2000 2005 2010 2010:1980$/MB 19,200 2,900 320 256 100 75 60 320access(ns) 300 150 35 15 3 2 1.5 200CPU時鐘頻率

1980 1990 1995 2000 2003 2005 2010 2010:1980CPU 8080 386 Pentium P-III P-4 Core2 Corei7 Clockrate(MHz)1 20 150 600 3300 2000 2500 2500Cycletime(ns) 1000 50 6 1.6 0.3 0.50 0.4 2500Cores 1 1 1 1 1 2 4 4Effectivecycle 1000 50 6 1.6 0.3 0.25 0.1 10,000time(ns)計算機歷史上的轉(zhuǎn)折點：設(shè)計者遇到了功耗墻“PowerWall”CPU-內(nèi)存速度差異

DRAM,disk,andCPU之間的速度差異越來越大DiskDRAMCPUSSD單一存儲器不可能三角成本容量速度單一存儲器不可能三角使用單一存儲設(shè)備不可能同時在“高速度、大容量、低成本”達到最優(yōu)寄存器內(nèi)存硬盤單個位存儲容量小速度極快成本極高觸發(fā)器/鎖存器DRAM：晶體管+電容容量中等速度快成本中等易失性EEPROM/NAND：浮柵MOS管（晶體管）容量大速度中等成本較低非易失應用存儲層次，視圖解決單一存儲設(shè)備不可能三角寄存器內(nèi)存硬盤單個位存儲容量小速度極快成本極高觸發(fā)器/鎖存器DRAM：晶體管+電容容量中等速度快成本中等易失性EEPROM/NAND：浮柵MOS管（晶體管）容量大速度中等成本較低非易失速度<1ns容量KB成本$7/MB速度50~100ns容量GB成本$0.015/MB速度

μs級容量TB成本$0.1/GB組成存儲層次局部性幸好有局