微機原理及應用第四章實模式存儲器尋址和總線第五講總線時序圖下面我們來學習總線時序圖總線時序圖這一節(jié)對同學們的要求是能夠看懂總線時序圖總線時序圖總線時序圖上一節(jié)我們提到，這張圖上最上邊有時鐘周期T1，T2，T3，T4，這張圖怎么看能？我們先從左向右的看，總線時序圖在圖片的左邊你可以看到CPU的各個引腳的標識符，它表示這一行就是這個引腳上電平的變化，我們要知道這些引腳什么時候是有效的，有效表示什么含義。引腳上電平的變化有效時間有效時的含義總線時序圖橫著看完了，我們再豎著看主要是看在某一個時鐘周期內(nèi)哪些引腳是有效的？隨著時間的推移，有些引腳可能會從有效變成無效，有些引腳可能會從無效變成有效，它們之間的配合就表示CPU在執(zhí)行一定的動作比如我們這張圖你可以看到，在這張圖上在t1時鐘周期內(nèi)，地址引腳是有地址輸出的，從A0到A19，有地址輸出某一時鐘周期內(nèi)哪些引腳是有效的？隨著時間的推移，有些引腳可能會從有效變成無效，有些引腳可能會從無效變成有效，它們之間的配合就表示CPU在執(zhí)行一定的動作比如我們這張圖，你可以看到，在這張圖上在t1時鐘周期內(nèi)，地址引腳是有地址輸出的，從A0到A19，有地址輸出A0-A19有地址輸出再看ALE是高電瓶，是有效的，也就是說現(xiàn)在ALE將地址總線上的地址所存到地址鎖存器中，Ale在T2周期內(nèi)就會從高電平變成低電平，也就是從有效變無效，這說明地址信息已經(jīng)被所存好了，CPU準備在地址和數(shù)據(jù)復用的引腳上發(fā)送數(shù)據(jù)信號了，ALE將地址所存到地址鎖存器中高電瓶有效地址信息已所存好，CPU在地址和數(shù)據(jù)復用引腳上發(fā)送數(shù)據(jù)信號T2周期：從有效變無效在T3周期內(nèi)，你再看AD0~AD7，已經(jīng)不是地址信息而是數(shù)據(jù)信息了T3周期：AD0~AD7是數(shù)據(jù)信息這個時候，CPU究竟是要進行IO操作還是內(nèi)存儲器的操作呢？就要看IO/M這個信號是高電平還是低電平CPU是進行IO操作還是內(nèi)存儲器操作？IO/M信號是高電平還是低電平當它是低電平的時候表示他要進行存儲器的操作，當它是高電平的時候表示他要對IO接口進行操作進行存儲器操作低電平進行IO接口操作高電平那他究竟是要進行讀還是寫呢？讀寫我們來看在T2周期內(nèi)還發(fā)生了什么事情RD這個引腳由高電平變成低電平，它是低電平的時候有效，也就是他從無效變成了有效，說明CPU開始讀發(fā)出了的控制信號由高電平變成低電平CPU開始讀控制信號低電平：從無效變成有效DT/R這個引腳一直處于低電平狀態(tài)，也就是CPU一直處于數(shù)據(jù)接收的狀態(tài)，這個跟讀操作是一致的效果CPU處于數(shù)據(jù)接收狀態(tài)處于低電平狀態(tài)DEN這個引腳在T2周期的時候會從高電平變成低電平，也就是從無效變成有效，這表示CPU將在AD0~AD7這些復用的引腳上接收數(shù)據(jù)信號，所以你看在T3周期內(nèi)，CPU會在AD0~AD7引腳上接收數(shù)據(jù)CPU將在AD0~AD7接收數(shù)據(jù)信號T2周期：從無效變成有效T3周期內(nèi)CPU會在AD0~AD7上接收數(shù)據(jù)大家也可以看到在T3周期，A16到A19不再發(fā)送地址信號而是變成了狀態(tài)輸出T3周期時A16~A19是狀態(tài)輸出在Ad0到ad7這些引腳上是接收的數(shù)據(jù)信號T3周期時AD0到AD7接收數(shù)據(jù)信號此時ALE是無效的，因為現(xiàn)在地址已經(jīng)不發(fā)送了T3周期時ALE無效DT/R這個信號還是有效的，DEN這個信號也是有效的，表示CPU現(xiàn)在正在讀數(shù)據(jù)CPU正在讀數(shù)據(jù)信號有效這個時候是內(nèi)存或者IO接口，將數(shù)據(jù)放到了數(shù)據(jù)總線上，CPU從數(shù)據(jù)總線上把數(shù)據(jù)讀入進來CPU正在讀數(shù)據(jù)信號有效內(nèi)存或IO接口將數(shù)據(jù)放到數(shù)據(jù)總線上CPU的讀寫操作的最后一個時鐘周期就是T4，T4完成就表示一個總線周期完成了T4完成表示一個總線周期完成就是當RD這個引腳上有一個上升沿的話，就表示已經(jīng)讀完了，那么CPU就可以進入T4這個狀態(tài)了，T4完成就表示一個總線周期完成了CPU進入T4狀態(tài)RD上升沿：已讀完但是，也有可能出現(xiàn)這樣的情況，就是CPU在T3之后，會去檢測ready這個信號，就是看內(nèi)存儲器或者IO接口是否已經(jīng)準備好了CPU在T3后檢測ready信號內(nèi)存儲器或IO接口是否已準備好如果它檢測到ready這個信號是無效的話，那CPU就會在T3之后插入等待周期tw來等待ready信號變成有效，當ready信號變成有效時，CPU才會進行讀或者寫的操作，等讀或些的操作完成以后，才會進入t4周期，表示整個總線周期完成CPU插入等待周期tw來等待ready信號變成有效ready信號無效CPU進行讀或寫操作ready信號有效完成后進入t4比如在這張圖上ready信號在T2周期結束的時候是無效的，那么CPU就會在t3的后面插入一個等待周期，在t3周期結束的時候，這個信號有效了，所以我們CPU只插入出了一個等待周期就進入了T4周期CPU在t3后插入一個等待周期T2周期結束時無效CPU插入出一個等待周期后進入T4周期T3周期結束時有效一般CPU在tw之后會去檢查ready信號，如果它仍然是無效的話，那就繼續(xù)插入tw，直到它有效，才能進行讀或寫的操作，最后用T4結束這個總線周期，如果在一個給定的時間段內(nèi)ready