第六章最小系統(tǒng)外圍電路設(shè)計北京航空航天大學電工電子中心2025年3月提綱電源電路設(shè)計電源管理與低功耗設(shè)計復位電路時鐘電路抖動及硬件消除抖動軟件消抖方式最小系統(tǒng)舉例AC/DC直流穩(wěn)壓電源電路組成變壓交流電壓U1變換為次級線圈上的交流電壓U2，初級線圈、次級線圈的圈數(shù)分別為n1和n2時，U2=（n2/n1）×U1。整流將變壓器變換后的交流輸出轉(zhuǎn)換為電壓周期性變化的單向脈動直流電（DC）。

濾波濾波電路用于濾除單向脈動電流中的交流成分（紋波電壓）并形成直流電壓輸出。

穩(wěn)壓穩(wěn)壓電路用于消除電網(wǎng)/電池等輸入端電壓的波動并抵消負載變化對電源的影響，為系統(tǒng)提供穩(wěn)定的直流電壓。220V交流轉(zhuǎn)換為12V直流電源電路示例上圖一個基于7812集成穩(wěn)壓管所設(shè)計的220V交流轉(zhuǎn)12V直流的電源電路，最大輸出電流1A，整流橋由四個整流二極管1N4001橋接而成，將交流電轉(zhuǎn)換為直流電。電容C1和C2組成濾波電路，其中極性電容C1用于過濾整流輸出中的低頻紋波電壓，無極性電容C2用于濾除輸出中的高頻紋波信號；穩(wěn)壓管輸出端的極性電容C3用于濾波，使得輸出更加穩(wěn)定。電容C2、C3和7812組成了將直流高電壓轉(zhuǎn)至12V直流電壓的基本直流穩(wěn)壓電路。其中，7812穩(wěn)壓管輸入電壓范圍為14.5V~27V，正常電壓輸出范圍11.4V~12.6V、輸出電流范圍5mA~1A。直流升壓-降壓SEPIC電源電路單端初級電感變換器SEPIC是一種允許輸出電壓大于、等于或小于輸入電壓的DC-DC變換電路，通過電路開關(guān)的占空比來控制輸出電壓。基本的SEPIC電路一般是采用一個開關(guān)三極管和兩個位于不同回路的電感構(gòu)成的。其中，當開關(guān)三極管S導通時，Ui、L1、S回路和S、C1、L2回路同時導通，兩個電感L1和L2同時儲能，Ui和L1的能量通過C1轉(zhuǎn)移到L2；當三極管截止時，Ui、L1、D1和負載（C2、RV）形成回路，同時L2、D1和負載形成回路，此時電源與L1為負載供電，并向C1充電。類似于升壓電路，該電路的輸入電流平滑，而輸出電流則不連續(xù)（稱之為斬波）。那么，以不同頻率控制開關(guān)三極管S的導通、截止狀態(tài)并選擇特定參數(shù)的元件，就可以以控制電路中電流大小的方式實現(xiàn)輸出電壓的升降調(diào)節(jié)。采用CS5171的升降壓直流電源電路基于CS5171穩(wěn)壓管構(gòu)造的2.7V~28V輸入、5V輸出的SEPIC轉(zhuǎn)換電路。CS517X系列集成電路可以看作是對上述SEPIC電路中開關(guān)等部分的擴展。CS5171是頻率為280kHz的8引腳高效能電壓轉(zhuǎn)換調(diào)節(jié)器，輸入電壓范圍2.7V~30V，最大輸出電流1.5A，可以實現(xiàn)升壓、降壓、反相、正負對稱雙電源輸出等多種功能。如圖所示，Vc是誤差放大器的輸出，連接一個RC補償網(wǎng)絡(luò)，主要用于循環(huán)補償、電流限制以及軟啟動；FB連接到芯片內(nèi)部誤差放大器的反相輸入端，當該引腳的電壓低于0.4V時，芯片的轉(zhuǎn)換頻率降低為正常頻率的20%。提綱電源電路設(shè)計電源管理與低功耗設(shè)計復位電路時鐘電路抖動及硬件消除抖動軟件消抖方式最小系統(tǒng)舉例電源管理外圍電源電路為電子器件提供了正常工作所需的電荷能量。在此基礎(chǔ)上，通過對電源電壓的動態(tài)調(diào)節(jié)和管理，可以進一步使電子器件運行于不同的工作模式，如開啟或關(guān)閉某些組件的電源、全速運行或睡眠、待機等低功耗狀態(tài)。如前所述，性能的優(yōu)化與芯片的運行電壓、時鐘頻率以及外設(shè)能力密切相關(guān)。顯然，進一步為基礎(chǔ)供電電路增加動態(tài)電源調(diào)節(jié)機制，將是優(yōu)化系統(tǒng)運行性能和能耗的有效手段。多種供電電源是嵌入式處理器的基本特征之一，用于滿足處理器內(nèi)處理器核、I/O接口、時鐘電路等數(shù)字邏輯以及ADC/DAC、傳感器、鎖相環(huán)等模擬組件的供電要求。針對不同組件管理以及性能優(yōu)化、功耗管理的需要，處理器內(nèi)部一般都會集成輔助的（智能）電源控制和管理邏輯單元，可以為片內(nèi)邏輯提供多種電源供給方案和運行模式。例如，提供內(nèi)部參考電壓（如VREFINT）、可編程電壓檢測器（如PVD），可以監(jiān)控電源電壓變化并進行處理器復位控制等操作；提供線性電壓調(diào)節(jié)器以及電源控制寄存器和狀態(tài)寄存器，實現(xiàn)軟件方式的芯片運行狀態(tài)管理。STM32L1處理器中的多類型供電系統(tǒng)STM32L1是意法半導體推出的超低功耗、基于ARMCortex_M3核的高性能32位MCU。具有自主動態(tài)電壓調(diào)節(jié)和5種低功耗模式。各個引腳及電壓域具有如下特性。（1）當BOR（欠壓復位）有效時，Vdd的電壓區(qū)間為1.8V~3.6V（上電時）或1.65V~3.6V（掉電時），無效時，電壓區(qū)間為1.65V~3.6V。（2）Vdda是向ADC、DAC、上電復位（POR）和掉電復位（PDR）模塊、RC振蕩器和鎖相環(huán)供電的外部模擬電源供電電路，VW的電壓區(qū)間與Vdd相同；當連接AD組件時，Vdda的電壓為1.8V；獨立的A/D和DAC供電電源Vdda和電源地Vssa可以被單獨濾波，并屏蔽PCB噪聲，保證轉(zhuǎn)換精度。（3）VREF+是輸入?yún)⒖茧妷海琕REF+不同時，ADC時鐘ADCCLK的頻率不同。（4）VLCD是LCD控制器的供電電壓，區(qū)間為2.5V~3.6V。LCD控制器可以通過VLCD引腳進行外部供電，也可以通過片內(nèi)的升壓轉(zhuǎn)換器電路供電。（5）VCORE由內(nèi)部線性電壓調(diào)壓器產(chǎn)生，用于向數(shù)字外設(shè)、片內(nèi)SRAM和Flash存儲器供電，其供電區(qū)間為1.2V~1.8V，電壓區(qū)間由軟件控制。（6）線性調(diào)壓器不向待機電路供電。根據(jù)全速運行、低功耗、休眠、低功耗休眠、停機以及待機等應用模式將線性調(diào)壓器設(shè)置為主模式、低功耗模式和掉電模式。STM32L1的運行性能、功能與VCORE電壓的關(guān)系STM32L1不同供電區(qū)的供電限制STM32L1性能與VCORE電壓的關(guān)系（1）低功耗運行模式（LPRunmode）：僅當VCORE在區(qū)間2時可以進入該模式；系統(tǒng)時鐘頻率不超過f_MSI區(qū)間1；限制啟用的外設(shè)數(shù)量；所有I/O引腳保持運行模式時的狀態(tài)。（2）休眠模式（SleepMode）：Cortex-M3核停止，外設(shè)繼續(xù)運行；該模式提供了最小的喚醒時間；在Sleep-now子模式下，處理器清除所有中斷保留位并進入休眠模式，而采用Sleep-on-exit子模式時，等待最低優(yōu)先級的中斷退出后再進入休眠模式；所有I/O引腳保持運行模式時的狀態(tài)。（3）低功耗休眠模式（LPSleepmode）：Cortex-M3核停止，時鐘頻率受限，運行的外設(shè)數(shù)量受限，調(diào)壓器進入低功耗模式，RAM掉電，F(xiàn)lash關(guān)閉；所有I/O引腳保持運行模式時的狀態(tài)。（4）停機模式（Stopmode）：基于結(jié)合外設(shè)門控時鐘的Cortex-M3深度睡眠模式，VCORE電壓區(qū)的所有時鐘停止，PLL（鎖相環(huán)）、MSI、HSI、HSERC振蕩器關(guān)閉，調(diào)壓器在低功耗模式運行；內(nèi)部Flash進入低功耗模式（會引入喚醒延遲），內(nèi)部SRAM和寄存器內(nèi)容保持；進入該模式前關(guān)閉VREFINTBOR、PVD及溫度傳感器，可進一步降低功耗；所有I/O引腳保持運行模式時的狀態(tài)。低功耗模式（5）待機模式（Standbymode）：基于Cortex-M3核的深度睡眠模式，VCORE電壓區(qū)電源關(guān)閉，除RTC寄存器、RTC備份寄存器和待機電路之外的SRAM和寄存器內(nèi)容全部丟失；需要注意的是，該模式下除復位端、RTC、AF1引腳（PC13）、使能的WKUP引腳1（PA0）和WKUP引腳3（PE6）等之外的其他I/O引腳均為高阻態(tài)狀態(tài)；功耗最低。另外，在全速運行模式下，也可以通過降低SYSCLK、HCLK、PCLK1、PCLK2等系統(tǒng)時鐘的頻率以及關(guān)閉當前不用的APBx和AHBx外設(shè)來降低系統(tǒng)功耗。低功耗模式各種低功耗模式的概率損耗值提綱電源電路設(shè)計電源管理與低功耗設(shè)計復位電路時鐘電路抖動及硬件消除抖動軟件消抖方式最小系統(tǒng)舉例嵌入式系統(tǒng)上電之后，首先要對必要的寄存器、I/O接口等資源的值和狀態(tài)進行初始化，這個過程稱為復位。復位后，電路會進入一個預先設(shè)置的已知就緒狀態(tài)。例如，在ARM處理器中，PC（R15）寄存器要么初始化為0x00000000，要么在ARM內(nèi)核的VINITHI或者CFGHIVECS信號配置為高電平時初始化為0xFFFF0000，表示了中斷向量表的位置；在下表中，PWR_CR、PWR_CSR寄存器的初值分別設(shè)置為0x0000_1000和0x0000_0008。復位本質(zhì)上，復位是一種基于電路方式實現(xiàn)的硬件操作。復位電路是計算裝置硬件電路及其啟動過程的基本組成部分，典型的有上電復位、按鍵復位、硬復位、軟復位、（軟件）看門狗復位、總線監(jiān)視復位、檢査停止復位、JTAG復位等多種類型。上電復位MCU的上電復位電路可以簡化為圖（a）所示的窗口比較器電路，其中：VT1是V1端的比較閾值電壓、VT2是V2端的輸入閾值電壓。由電路工作特性可知，當V1端電壓高于VT1且V2端電壓低于VT2時就會產(chǎn)生復位信號。VT1的值越高，對模擬模塊的復位越好，器件的掉電復位功能越靈敏。但是，VT2的值越高也會導致電壓略微降低時的意外復位，即對電壓波動的抗干擾性變差。為了防止電路在電壓非常短暫，小幅下降時產(chǎn)生復位并導致系統(tǒng)故障，部分上電復位電路還會集成一個掉電檢測電路（BOD）。BOD為上電復位模塊所定義的閾值電壓增加了300mV的遲滯，如圖（c）所示。由此，僅當V2端下降到VT2以下時上電復位并不產(chǎn)生復位脈沖，除非閾值電壓下降到VBOD之下。MPC8260處理器的復位

外部電路觸發(fā)復位信號以后，芯片內(nèi)部的復位邏輯將對資源進行配置和初始化。以較為復雜的MPC82XXPowerQUICCII系列處理器為例，該處理器提供了外部上電復位引腳nPORESET、硬復位引腳nHRESET、軟復位引腳nSRESET、JTAG調(diào)試復位引腳nTRST和復位配置引腳nRSTCONF。如圖所示，其中nHRESET、nSRESET、nTRST復位可由內(nèi)部事件觸發(fā)。MPC82xxPowerQUICCII處理器的上電復位過程1.上電復位引腳nPORESET必須在（2/3）VCC之后保持至少16個時鐘周期，啟動上電復位。2.進而，內(nèi)部nPORESET保持1024個時鐘周期，初始化設(shè)備，根據(jù)復位配置輸入信號CFG_RESET_SOURCE[0：2]的值選擇復位配置字源并裝入，如值為000時從本地總線的E2PROM加載，001時從本地總線上的I2CE2PROM加載等。3.當nPORESET失效后，根據(jù)所讀取時鐘模式輸入引腳MODCK的配置時鐘模式。4.在PLL鎖定后硬復位引腳nHRESET和軟復位引腳nSRESET分別保持512、515個時鐘周期，完成硬復位和軟復位操作。

硬復位操作終止當前的內(nèi)、外部事務，將大部分寄存器設(shè)置為默認值，并將雙向I/O設(shè)置為輸入狀態(tài)、三態(tài)端設(shè)置為高阻抗態(tài)、輸出引腳無效。上圖給出了兩種產(chǎn)生不同復位電平的上電復位電路。VCC端加電瞬間，電容C1導通、兩端電壓相同，圖（a）和圖（b）的復位信號引腳RST和nRST分別輸出高、低電平。隨著對電容的充電，電容C1的兩端形成電勢差，RST和nRST引腳分別恢復到低電平和高電平。RST和nRST引腳的高電平、低電平就是阻容式復位電路產(chǎn)生的復位脈沖。不同半導體器件對復位脈沖的寬度要求不同，一般要求復位電平的持續(xù)時間不短于幾個機器周期。例如，8051MCU要求復位長度至少為2個機器周期，即24個時鐘周期以上，那么在RST（或nRST）端出現(xiàn)復位信號后的第二個機器周期，片內(nèi)復位電路檢測復位信號并進行內(nèi)部復位，直至該信號恢復?；镜淖枞菔缴想姀臀浑娐犯倪M型復位電路及波形第一種改進方法是，如圖（b）的電路中接入一個二極管D1（如整流二極管1N4001）。通過該二極管可以實現(xiàn)Vcc掉電時為電容提供快速的放電通道，而上電時則反向截止。第二是在復位信號輸出端接入奇數(shù)個反相器形成如圖所示的改進型阻容式復位電路。該電路中，a、b、d各點的輸出信號波形。如圖所示，電源跌落的時間越小，電容C1的放電時間越短，因此a點的電壓跌落幅度越小，那么經(jīng)三級反相器整型后的復位脈沖寬度越小。顯然，當電源瞬時跌落的時長為3mS或更小時，該電路無法輸出寬度有效的復位脈沖。施密特反相器及改進的上電復位電路為了提高復位電路的抗干擾能力，也可在阻容式復位電路的輸出端接一個具有抗干擾能力的施密特器件S1（如基于施密特觸發(fā)器的六反相器74LS14）。利用施密特器件的遲滯特性，可以在一定程度上消除微小輸入電壓變化所可能引起的輸出電壓改變。施密特反相器的輸入輸出特性左圖所示，擴展形成的復位電路如右圖所示。當系統(tǒng)電源VDD瞬間跌落時，即使這個跌落時間很短，也可能造成芯片內(nèi)部數(shù)據(jù)的丟失，因此仍需要產(chǎn)生復位信號對芯片進行復位。TCM8103可以精確地檢測2.5V、3.0V、3.3V以及5.0V的VDD電壓，最小復位周期可達140mS，適用于通用計算機及電池供電裝備、關(guān)鍵MCU的電源監(jiān)測以及車載系統(tǒng)等。在復位電壓跌落至門限以下的65μS內(nèi)，芯片激活復位信號輸出，并在VDD上升至復位門限以上繼續(xù)保持最少140mS，可以滿足復位要求。TCM810的復位電路及波形手動/上電RC復位電路手動復位是上電復位的擴展，是由操作人員通過開關(guān)按鈕觸發(fā)處理器的復位信號，進而使電子裝置內(nèi)部進行復位的操作。采用手動復位的優(yōu)點是，開發(fā)/操作人員可以在設(shè)備的開發(fā)、調(diào)試或運行過程中進行人為干預，提高開發(fā)及系統(tǒng)管理的效率。圖（a）所示為高電平手動/上電復位電路。當閉合開關(guān)Sm時，RST端輸出高電平，C1放電；開關(guān)打開時，C1充電進而在RST端維持一段時間的高電平信號，電容C1具有消除按鍵抖動的濾波作用。圖（b）操作時，只要開關(guān)閉合的時間足夠長就能夠產(chǎn)生合格寬度的復位脈沖。優(yōu)化的手動/上電RC復位電路由于RC電路的放電速度受到電阻、電容大小的影響，在電源瞬時掉電情形下電容充電過程短，有可能無法輸出有效寬度的復位脈沖。為此，還需要對上述手動復位電路進行優(yōu)化。一種簡單的方法就是為電容C1增加快速的放電電路。上圖便是一種增加了放電二極管的手動復位電路。當Vcc掉落時，電容C1通過導通的二極管D1，快速放電，電壓快速降低，為生成復位信號的充電過程做好準備。該電路可以在電源產(chǎn)生一定寬度的毛刺時保證系統(tǒng)可靠復位。支持電壓監(jiān)控的復位電路對于存在高頻諧波干擾的電路，上述復位電路中還可以進一步為C1并聯(lián)一個無極性電容（如104電容），以提高復位電路的穩(wěn)定性。為了有效地消除電源毛刺影響在電源電壓緩慢下降（如電池電量不足）時實現(xiàn)可靠復位，還需要設(shè)計更為復雜的手動復位電路。例如，采用延時電容、小功率三極管、穩(wěn)壓二極管可以搭建具有電壓監(jiān)控或穩(wěn)定門檻電壓功能的復位電路。上圖是帶有比較電路的復位電路，主要利用了硅三極管基極與發(fā)射極在0.7V電壓時導通的特性。STWD100看門狗芯片內(nèi)部邏輯除了上電時將系統(tǒng)復位至可以工作的初始狀態(tài)以外，對系統(tǒng)運行狀態(tài)進行監(jiān)控也是某些復位電路的一個重要功能。當監(jiān)控到程序異?；虿僮麇e誤或系統(tǒng)“跑飛”時，復位電路重新初始化硬件并加載軟件重新執(zhí)行。嵌入式領(lǐng)域，這種具有系統(tǒng)邏輯監(jiān)控功能和故障時自動復位能力的電路統(tǒng)稱為看門狗復位電路。STWD100看門狗芯片內(nèi)部邏輯如上圖所示?？撮T狗電路是可以監(jiān)控嵌入式系統(tǒng)運行狀態(tài)，并在故障時向RST（nRST）端輸出復位信號的專用電路。就其內(nèi)部硬件結(jié)構(gòu)而言，該類電路一般以基于時鐘輸入的計數(shù)器作為核心，記為WDT，同時具有計數(shù)器清零引腳WDI以及計數(shù)溢出判斷邏輯和復位信號輸出引腳WDO/nWDO。基于STWD100看門狗電路看門狗電路的應用涉及硬件和軟件兩個方面。硬件設(shè)計比較簡單，主要是將WDI與嵌入式處理器的I/O引腳連接，WDO/nWDO與處理器的RST（nRST）引腳連接，如上圖所示。在軟件設(shè)計中，要在嵌入式軟件中增加具有（周期性）循環(huán)執(zhí)行能力的“喂狗”操作代碼，該代碼主要負責向WDI引腳發(fā)送脈沖信號，將看門狗的計數(shù)器清零。正常運行時，“喂狗”代碼（周期性）執(zhí)行，并總能在看門狗溢出之前將其計數(shù)器清零（這取決于軟件設(shè)計）。軟件“跑飛”或邏輯死鎖時，“喂狗”代碼不再執(zhí)行，看門狗在一段時間后溢出并在WDO/nWDO引腳產(chǎn)生信號，從而使得處理器復位、重新加載軟件執(zhí)行。部分嵌入式處理器本身就集成了看門狗電路，只需考慮軟件的設(shè)計?；贛AX813L的綜合復位電路示例MAX813L是一款功能豐富的微處理器電源監(jiān)控集成器件，不但可以在上電、掉電和節(jié)電模式下輸出高電平有效的復位信號，還提供了一個1.6S計時溢出的看門狗組件（計時溢出輸出引腳nWDO，計時器清零引腳WDI），一個用于電源失效告警、低電量檢測的1.25V門限電壓檢測器（可以在檢測引腳PFI電壓下降到門限電壓以下時觸發(fā)nPFO低電平輸出信號），以及一個低電平有效的手動復位輸入引腳nMR。在正常工作模式下，當供電電壓掉至4.65V以下時，器件就會在nRESET引腳產(chǎn)生一個復位信號。軟件復位

軟件復位除了采用上述硬件電路進行復位之外，嵌入式系統(tǒng)設(shè)計中還廣泛采用軟件方式對系統(tǒng)進行復位管理，這也是增強軟件自身故障恢復能力的有效方法。根據(jù)對系統(tǒng)資源復位的深度不同，可以將軟件復位分為軟件重新執(zhí)行和系統(tǒng)級復位兩種。1.軟件重新執(zhí)行

軟件重新運行是適用于解決嵌入式軟件代碼“跑飛”問題的一個恢復性手段。軟件“跑飛”的原因是受到某種干擾或執(zhí)行錯誤影響，PC寄存器中裝入非法的指令地址進而使系統(tǒng)進入未知的運行狀態(tài)。在電路本身穩(wěn)定的情況下，將嵌入式軟件隨時“拉回”到有效代碼范圍，可以保證嵌入式系統(tǒng)盡快地返回正常運行狀態(tài)。軟件邏輯設(shè)計時需要考慮對相關(guān)資源的管理，如中斷的開關(guān)、定時器的清零等。2.軟件觸發(fā)的系統(tǒng)級復位

大多嵌入式處理器都在其特殊功能寄存器中提供了一個復位控制位，允許以軟件指令置位的方式觸發(fā)芯片內(nèi)部的復位信號，從而進行不同程度的硬件復位。提綱電源電路設(shè)計電源管理與低功耗設(shè)計復位電路時鐘電路抖動及硬件消除抖動軟件消抖方式最小系統(tǒng)舉例時鐘電路時鐘節(jié)拍也是處理器、存儲器等電子器件正常工作的必備條件。時鐘電路是計算裝置中用于產(chǎn)生并發(fā)出原始“嘀嗒”節(jié)拍信號的、必不可少的信號源電路。常常被視為計算裝置的心臟。隨著嵌入式系統(tǒng)功能、接口以及工作模式（如正常運行、低功耗等）的不斷豐富，系統(tǒng)內(nèi)部時鐘日益呈現(xiàn)出多類型、多頻率等特征以及同相同步等更為復雜的要求。因此，了解和掌握基本的時鐘電路設(shè)計原理與方法，對于嵌入式系統(tǒng)設(shè)計及其運行過程的管理也就非常重要。正弦波振蕩電路

RC正弦波振蕩電路

LC正弦波振蕩電路

石英晶體及其等效電路與特性

基于石英晶體振蕩器的時鐘電路原理常見的石英振蕩器是具有兩個引腳的無極性器件。在使用時，需要為諧振器連接特定激勵電平的外部電路，并接入一定的負載電容（約30pF）以快速地起振和穩(wěn)定頻率。常用的使用方法如圖（a）所示，諧振器XTAL的兩個引腳連接嵌入式處理器的OSC1和OSC2引腳，并外接C1和C2兩個負載電容。實質(zhì)上，圖（a）最終接成圖（b）所示的時鐘電路，虛線框之外的部分便是嵌入式處理器內(nèi)部的振蕩控制電路。另外，多數(shù)嵌入式處理器也同時提供了外部時鐘源接入機制，允許通過XTAL輸入引腳，如8051的XTAL2、80C51的XTAL1、ARM處理器的XIN引腳等，輸入TTL/CMOS電平的時鐘信號?；谕獠繒r鐘源的時鐘電路

圖（a）是8051MCU使用外部時鐘時的XTAL引腳連接方式，圖（b）和圖（C）分別是80C51和STM32ARM處理器外部時鐘引腳的連接方式。對于STM32系列處理器而言，如果采用內(nèi)部RC振蕩器而不是外部晶振的話，OSC_IN和OS_OUT引腳還有不同的連接方式。對于100或144引腳產(chǎn)品，將OSC_IN接地、OSC_OUT浮空；而對于引腳數(shù)小于100的芯片，則將OSC_IN和OSC_OUT分別通過10kΩ的電阻接地，或?qū)⑵浞謩e映射為PD0和PD1。PLL和時鐘分頻在多時鐘系統(tǒng)中，鎖相環(huán)和分頻器（freqDiv）這兩個元件是非常關(guān)鍵的。其中，鎖相環(huán)（PLL）本質(zhì)上就是一個反饋控制電路，由頻率基準、相位檢波器（PD）、低通濾波器（LPF）、壓控振蕩器（VCO）和分頻反饋回路（DIV）組成，其邏輯如圖6.29所示。通過比較外部信號相位和內(nèi)部的壓控振蕩器，PLL實現(xiàn)內(nèi)外時鐘的相位同步，并利用倍頻、分頻等頻率合成技術(shù)生成、輸出多頻率、高穩(wěn)定性的振蕩信號。與之相反，分頻器是一種將輸入信號以純分數(shù)倍（如1/2、3/4等）輸出的模擬電路，降低所輸出時鐘信號的頻率。圖中對輸入時鐘Clock進行2分頻、3分頻之后的振蕩信號輸出波形。鎖相環(huán)頻率合成器可以利用分頻器產(chǎn)生多個與基準參考頻率具有相同精度和穩(wěn)定度的頻率信號。STM32L嵌入式處理器的時鐘樹上圖可知，48MHz的USB時鐘和SDIO時鐘都以PLLVCO為時鐘源。ADC時鐘以HSI時鐘為驅(qū)動，通過對HSI時鐘的1分頻、2分頻或4分頻等可以提供滿足器件操作條件的時鐘頻率。RTC/LCD時鐘以LSE、LSI或1MHzHSE_RTC作為時鐘源，而IWDG時鐘常常以LSI時鐘作為驅(qū)動。除此之外，其他所有外設(shè)的時鐘都以系統(tǒng)時鐘SYSCLK為基礎(chǔ)。RCC邏輯向Cortex系統(tǒng)時鐘（SysTick）提供8分頻的AHB外部時鐘（HCLK）。通過配置STCSR寄存器，可以設(shè)置SysTick工作在該時鐘頻率或者HCLK的時鐘頻率。HCLK主要為AHB總線、存儲器以及DMA組件提供時鐘信號。FCLK是Cortex-M3內(nèi)核中的“自由運行時鐘”，主要功能是采樣中斷并為調(diào)試模塊計時。該時鐘并不依賴于系統(tǒng)時鐘HCLK，所以在處理器休眠、時鐘停止時，F(xiàn)CLK依然運行以保證對中斷和休眠事件的跟蹤。PCLK為高性能外設(shè)總線APB提供時鐘信號。另外，STM32L具有時鐘輸出能力，可以通配置RCC_CFGR寄存器中的MCOSEL[2：0]位，從SYSCLK、HIS、MSI、HSE、PLLCLK、LSI、LSE這7個時鐘信號中選擇一個輸出到微控制器時鐘輸出（MCO）引腳。提綱電源電路設(shè)計電源管理與低功耗設(shè)計復位電路時鐘電路抖動及硬件消除抖動軟件消抖方式最小系統(tǒng)舉例消抖電路與消振波形利用電容的濾波特性構(gòu)建具有抖動消除消抖能力的RC電路，是一種常見的硬件消抖方式，上電后，C1經(jīng)充電后拉至高電平。當開關(guān)閉合時，電阻R2的一端接地，C1放電一段時間后，輸出為低電平。如前所述，這個時間長短取決于C1和R2的大小。并可能產(chǎn)生右圖所示的輸出信號。在增加RC消抖電路后，這些前沿抖動、后沿抖動都將得到RC電路的補償和抵消。RC消抖電路的優(yōu)點是實現(xiàn)簡單且消抖效果較好。該電路的缺點是如果RC常數(shù)過大，那么用時過長的電容放電過程將對輸出信號的改變產(chǎn)生延遲，使得輸出變得“遲鈍”甚至使寬度小的輸入失效，這對要求快速響應的系統(tǒng)而言是不適用的。采用RS雙穩(wěn)態(tài)觸發(fā)器的開關(guān)電路及波形RS雙穩(wěn)態(tài)觸發(fā)器是具有1位二進制數(shù)據(jù)記憶能力的邏輯電路，有“0”、“1”兩個穩(wěn)定的狀態(tài)，在外部信號觸發(fā)時可以從一個狀態(tài)翻轉(zhuǎn)到另一個狀態(tài)。在采用“雙擲”型開關(guān)的電路中，采用雙穩(wěn)態(tài)觸發(fā)器可以獲得沒有抖動的穩(wěn)定輸出，且不存在時間延遲。當開關(guān)閉合到a點時，R端為高電平“1”，此時頂部或非的輸出nOUT為“0”，而底部或非門的兩個輸入均為“0”，因此其輸出為“1”。如果開關(guān)不閉合到b點，那么OUT端的輸出狀態(tài)將保持。顯然，底部或非門帶在第一次接觸時輸出“1”，即使車Sm閉合到a點的過程中產(chǎn)生了抖動，底部或非門通過向頂部或非門輸入“1”而確保其輸出為“0”。MAX6816消抖復位電路

除了基于器件搭建具有消抖功能的電路之外，硬件設(shè)計中還可以采用專門的消抖開關(guān)集成電路。該類器件內(nèi)部帶有開關(guān)消抖以及對閉鎖電路的按鍵通/斷控制器，可接收機械開關(guān)產(chǎn)生的嘈雜輸入，并經(jīng)過一個延遲時間后產(chǎn)生干凈的數(shù)字鎖存輸出。上圖是基于MAX6818搭建的八路開關(guān)狀態(tài)采集電路，nENe、nCH分別是使能引腳和狀態(tài)改變輸出引腳。當八路開關(guān)的輸入狀態(tài)發(fā)生改變時，nCE引腳輸出低電平。顯然，將該引腳連接到微處理器的中斷引腳，就足以在八路開關(guān)數(shù)據(jù)有改變時以中斷的方式通知微處理器?；贛AX6818開關(guān)數(shù)據(jù)采集電路提綱電源電路設(shè)計電源管理與低功耗設(shè)計復位電路時鐘電路抖動及硬件消除抖動軟件消抖方式最小系統(tǒng)舉例軟件消抖方式

如果系統(tǒng)處于噪聲極高的環(huán)境中，那么連續(xù)采集到兩次噪聲的概率將大大增加，依靠兩次采集進行輸入有效性判斷的可靠度就會下降。此時，需要對上述方法進行擴展?？梢赃M行n個?t周期的輸入信號連續(xù)采集，當采集到有效輸入信號次數(shù)nV與無效信號ni的比值nV/ni大于設(shè)定的閾值時，才能認為輸入有效。這一方法可以大大增加信號讀入的準確性。另外，n×?t不能大于輸入信號的時間長度。提綱電源電路設(shè)計電源管理與低功耗設(shè)計復位電路時鐘電路抖動及硬件消除抖動軟件消抖方式最小系統(tǒng)舉例電源電路

電源電路包括一個AC/DC和三路DC/DC。博創(chuàng)i.MX6實驗箱最小系統(tǒng)需要提供提供5V電源和3.3V電源，平臺底板需要12V電源和4.2V電源。由于整個實驗箱功耗不是特別大，部分電源模塊的設(shè)計使用了級聯(lián)的方式。PF0100和i.MX6X連接圖是不是有了5V、4.2V和3.3V電源以后，CPU和存儲器構(gòu)成的內(nèi)核電路就可以正常工作了呢？答案是否定的。除了上述電源，內(nèi)核電路還需要1.5V、1.8V、2.5V、2.8V、3.0V、3.15V等電源。如果依然采用分離的LDO不僅電路復雜，而且不能滿足現(xiàn)代內(nèi)核電路對電源的要求。本書采用14通道可配置電源管理芯片PF0100為i.MX6X供電。PF0100是飛思卡爾2012年推出的高集成度可編程/可配置芯片，外圍芯片少。PF0100包括14路電源輸出：6路buck輸出、6路線性輸出、1路RTC電源以及1路coin-cell充電器。單片PF0100可以同時滿足i.MX6X、DDR3SDRAM、SD-EMMCNANDMem.、SATAHDD和其他外設(shè)對電源的要求。PF0100具有OTPmemory以滿足存儲器對電源的特殊要求。PF0100特別適合i.MX6X構(gòu)成的嵌入式系統(tǒng)，是為i.MX6X量身打造的電壓輸出和電源管理芯片，當然也可用于其他的嵌入式系統(tǒng)，其常見的封裝是QFN56，芯片面積8mm×8mm，功耗小、效率高、可編程關(guān)聯(lián)電源的啟動順序、和CPU之間連接有握手交換接口同