數(shù)字電子技術(shù)（宜賓學(xué)院）知到智慧樹(shù)期末考試答案題庫(kù)2025年宜賓學(xué)院門電路輸入端噪聲容限越大，說(shuō)明電路的抗干擾能力越強(qiáng)。

答案:對(duì)采用4位比較器7485對(duì)兩個(gè)四位二進(jìn)制數(shù)進(jìn)行比較時(shí)，先比較（）位。

答案:最高請(qǐng)選擇不能組成移位寄存器的觸發(fā)器（）。

答案:基本RS觸發(fā)器設(shè)下圖中所有觸發(fā)器的初始狀態(tài)皆為0，找出圖中觸發(fā)器在時(shí)鐘信號(hào)作用下，輸出電壓波形恒為0的是（

）圖。

答案:設(shè)下圖中所有觸發(fā)器的初始狀態(tài)皆為0，找出圖中觸發(fā)器在時(shí)鐘信號(hào)作用下，輸出電壓波形恒為0的是（

）圖。設(shè)JK觸發(fā)器的起始狀態(tài)Q=1，若令J=1，K=0，則Qn+1=1；若令J=1，K=1，則Qn+1=0。

答案:對(duì)要構(gòu)成容量為4K×8的RAM，需要()片容量為256×4的RAM？

答案:32衡量A/D轉(zhuǎn)換器性能的主要性能指標(biāo)是（）和（）。

答案:轉(zhuǎn)換精度轉(zhuǎn)換時(shí)間若被編碼的對(duì)象為10個(gè)開(kāi)關(guān)量，至少應(yīng)該選用三位二進(jìn)制代碼。

答案:錯(cuò)若將一TTL異或門（輸入端為A、B）當(dāng)作反相器使用，則A、B端應(yīng)（

）連接。

答案:A或B中有一個(gè)接1或懸空若存儲(chǔ)器的容量是256×4RAM，該RAM數(shù)據(jù)線有8根，地址線有4根。

答案:錯(cuò)若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為（）位。

答案:6若僅當(dāng)輸入變量A、B全為‘1’時(shí)，輸出F=0，則輸出與輸入的關(guān)系是（

）運(yùn)算。

答案:與非若JK觸發(fā)器的原狀態(tài)為0，欲在CP作用后仍保持為0狀態(tài)，則激勵(lì)函數(shù)JK的值應(yīng)是（）。

答案:J=0，K=×若10位的逐次漸進(jìn)型A/D轉(zhuǎn)換器，取時(shí)鐘信號(hào)的頻率為1MHz，則完成一次轉(zhuǎn)換操作需要的時(shí)間是（

）

答案:12μs能讀/寫數(shù)據(jù)的存儲(chǔ)器是（

）。

答案:RAM能實(shí)現(xiàn)脈沖延時(shí)的電路是（）。

答案:單穩(wěn)態(tài)觸發(fā)器編號(hào)不同的兩個(gè)最大項(xiàng)之和恒為1。

答案:對(duì)組合邏輯電路通常由（）組合而成。

答案:門電路組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)是由于（）引起的。

答案:電路中存在延遲組合邏輯電路中有競(jìng)爭(zhēng)不一定冒險(xiǎn)，有冒險(xiǎn)一定存在競(jìng)爭(zhēng)。

答案:對(duì)由D觸發(fā)器構(gòu)成十進(jìn)制加法計(jì)數(shù)器，至少需要用四個(gè)觸發(fā)器，此時(shí)無(wú)效狀態(tài)有六個(gè)。

答案:對(duì)由555定時(shí)器構(gòu)成的施密特觸發(fā)器的兩個(gè)閾值電壓分別是（

）

答案:由555定時(shí)器構(gòu)成的施密特觸發(fā)器的兩個(gè)閾值電壓分別是（

）由10級(jí)觸發(fā)器構(gòu)成的二進(jìn)制計(jì)數(shù)器，其最大模值為（）。

答案:1024用8級(jí)觸發(fā)器可以記憶（）種不同的狀態(tài)。

答案:256用4片256字×4位的RAM構(gòu)成1024字×4位RAM時(shí)，一般采用字?jǐn)U展的辦法，這時(shí)高位地址碼A8、A9需經(jīng)（

）后送到各片256字×4位的片選端以實(shí)現(xiàn)字?jǐn)U展。

答案:2—4線譯碼器現(xiàn)場(chǎng)可編程門陣列的英文縮寫為（

）。

答案:FPGA滯回特性是（）的基本特性。

答案:施密特觸發(fā)器沒(méi)有穩(wěn)定狀態(tài)，只具有暫穩(wěn)態(tài)的電路是（）

答案:多諧振蕩器某一邏輯函數(shù)真值表確定后，下面描述該函數(shù)功能的方法中，具有唯一性的是（）

答案:邏輯函數(shù)的最小項(xiàng)之和表達(dá)式某RAM有8根數(shù)據(jù)線，8位地址線，則其存儲(chǔ)容量為（）。

答案:2KB某8位D/A轉(zhuǎn)換器，當(dāng)輸入全為1時(shí)，輸出電壓為5.10V，當(dāng)輸入D=（10000010）2，輸出電壓為（

）

答案:2.60V某512位串行輸入串行輸出右移寄存器，已知時(shí)鐘頻率為4MHZ，數(shù)據(jù)從輸入端到達(dá)輸出端被延遲（）時(shí)間。

答案:256μS構(gòu)成模值為256的二進(jìn)制計(jì)數(shù)器，需要（）級(jí)觸發(fā)器。

答案:8有一位二進(jìn)制數(shù)碼需要暫時(shí)存放起來(lái)，應(yīng)選用（）

答案:觸發(fā)器有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入端固定接0，在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過(guò)程是（）

答案:1011—0110—1100—1000—0000有一個(gè)T形走廊，在相會(huì)處有一路燈，在進(jìn)入走廊的A、B、C三地各有一個(gè)控制開(kāi)關(guān)都能獨(dú)立控制，任意閉合一個(gè)開(kāi)關(guān)（閉合時(shí)用狀態(tài)“1”表示，斷開(kāi)時(shí)用狀態(tài)“0”表示），燈亮；任意閉合兩個(gè)開(kāi)關(guān)，燈滅；三個(gè)開(kāi)關(guān)都閉合，燈亮，要求用74LS138實(shí)現(xiàn)該邏輯關(guān)系，下面哪個(gè)選項(xiàng)可以實(shí)現(xiàn)（

）。

答案:有一個(gè)T形走廊，在相會(huì)處有一路燈，在進(jìn)入走廊的A、B、C三地各有一個(gè)控制開(kāi)關(guān)都能獨(dú)立控制，任意閉合一個(gè)開(kāi)關(guān)（閉合時(shí)用狀態(tài)“1”表示，斷開(kāi)時(shí)用狀態(tài)“0”表示），燈亮；任意閉合兩個(gè)開(kāi)關(guān)，燈滅；三個(gè)開(kāi)關(guān)都閉合，燈亮，要求用74LS138實(shí)現(xiàn)該邏輯關(guān)系，下面哪個(gè)選項(xiàng)可以實(shí)現(xiàn)（

）。有一個(gè)8位A/D轉(zhuǎn)換器，其參考電壓為5V則1LSB大約等于（）。

答案:40mV有一個(gè)6位D/A轉(zhuǎn)換器，設(shè)滿度輸出為6.3V，輸入數(shù)字量為110111，則輸出模擬電壓為5.5V。

答案:對(duì)時(shí)序電路在輸入有限個(gè)CP時(shí)鐘后，就進(jìn)入有效循環(huán)，該電路稱為（）電路。

答案:自啟動(dòng)施密特觸發(fā)器可以把不規(guī)則的輸入信號(hào)整形為矩形脈沖信號(hào)。

答案:對(duì)數(shù)字信號(hào)是指幅度和相位都是離散的信號(hào)。

答案:對(duì)描述觸發(fā)器邏輯功能的方式包括（

）。

答案:特征方程；時(shí)序圖；狀態(tài)轉(zhuǎn)換圖；特性表描述ADC的主要技術(shù)指標(biāo)是（

）和（

）。

答案:轉(zhuǎn)換精度

轉(zhuǎn)換時(shí)間接通電源就能輸出矩形脈沖波形的是（）

答案:多諧振蕩器按照觸發(fā)器翻轉(zhuǎn)的先后順序可將時(shí)序邏輯電路分為穆?tīng)栃蜁r(shí)序邏輯電路和米利型時(shí)序邏輯電路。

答案:錯(cuò)已知邏輯函數(shù)F=A(B+DC)，選出下列可以肯定使F=1的狀態(tài)是（）

答案:AB=1，C=0，D=0已知被轉(zhuǎn)換信號(hào)的上限頻率為10KHZ，則A/D轉(zhuǎn)換器的采樣頻率至少應(yīng)高于（），完成一次轉(zhuǎn)換所用的時(shí)間小于（）。

答案:20KHZ50μS已知R、S是2個(gè)與非門構(gòu)成的基本RS觸發(fā)器的輸入端，則約束條件為（）。

答案:RS=0將(57.6)8進(jìn)行數(shù)制轉(zhuǎn)換時(shí)，轉(zhuǎn)換錯(cuò)誤的是(

)

答案:(47.3)10對(duì)于邏輯變量的取值，“1”比“0”大。

答案:錯(cuò)對(duì)于四位的左移移位寄存器，若初始狀態(tài)為1011，在串行輸入端固定接低電平“0”，移位寄存器的輸出端狀態(tài)在4個(gè)CP作用下的移位過(guò)程是（）

答案:1011—0110—1100—1000—0000對(duì)于ADC0832，如果參考比較電壓為5V，1LSB為（

）。

答案:40mV如果兩個(gè)函數(shù)式相等，則它們的對(duì)偶式也相等。

答案:對(duì)多諧振蕩器可產(chǎn)生（）。

答案:矩形脈沖在電壓控制端（⑤腳）不加控制電壓的情況下，555定時(shí)器的閾值電壓為（

）。

答案:在電壓控制端（⑤腳）不加控制電壓的情況下，555定時(shí)器的閾值電壓為（

）。在時(shí)鐘CP有效的情況下，觸發(fā)器輸出的新?tīng)顟B(tài)等于輸入信號(hào)的是（）觸發(fā)器。

答案:D在擴(kuò)展RAM容量時(shí)，常用到字?jǐn)U展，通常需要把多余的高位地址輸入端通過(guò)（

）后，作為RAM芯片的片選信號(hào)。

答案:譯碼器在同步工作條件下，JK觸發(fā)器的現(xiàn)態(tài)Q=1，要求Qn+1，則應(yīng)使（）

答案:J=×，K=1在下列邏輯電路中，不是組合邏輯電路的有（）。

答案:寄存器在下列編碼中，（）編碼方式抗干擾能力強(qiáng)。

答案:格雷碼在A/D轉(zhuǎn)換中，輸入模擬信號(hào)中最高頻率分量是10kHz，則最低采樣頻率是20kHz。

答案:對(duì)同步計(jì)數(shù)器是指（）的計(jì)數(shù)器。

答案:各觸發(fā)器時(shí)鐘端連在一起，統(tǒng)一由系統(tǒng)時(shí)鐘控制同模擬信號(hào)相比，數(shù)字信號(hào)具有（）性，一個(gè)數(shù)字信號(hào)只有（）種取值，分別表示為（）和（）。

答案:離散性201可編程只讀存儲(chǔ)器可以簡(jiǎn)寫為（

）。

答案:PROM可以直接產(chǎn)生矩形脈沖的是（）

答案:多諧振蕩器只能讀出數(shù)據(jù)，不能更改數(shù)據(jù)的存儲(chǔ)器是（）。

答案:ROM只有暫穩(wěn)態(tài)的電路是（）。

答案:多諧振蕩器變量數(shù)相同且編號(hào)相同的最小項(xiàng)和最大項(xiàng)是互補(bǔ)關(guān)系。

答案:對(duì)卡諾圖中的邏輯相鄰或?qū)ΨQ相鄰具有（）碼特征，其數(shù)值不同只是在位上相差（）位。

答案:格雷碼1單穩(wěn)態(tài)觸發(fā)器輸出的脈沖寬度和（）有關(guān)。

答案:電路中的R、C單穩(wěn)態(tài)觸發(fā)器輸出信號(hào)的寬度完全由電路參數(shù)決定，與輸入信號(hào)無(wú)關(guān)。

答案:對(duì)單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時(shí)間的長(zhǎng)短取決于（

）

答案:電路中的R、C單穩(wěn)態(tài)觸發(fā)器的主要用途是（）

答案:延時(shí)、定時(shí)、整形半導(dǎo)體存儲(chǔ)器按功能分為（）和（）兩種。

答案:ROMRAM利用反演規(guī)則，求出F=A⊕B⊕C的邏輯表達(dá)式為3個(gè)信號(hào)A、B、C的（）。

答案:同或函數(shù)Y=AB+BC，使Y=1的輸入ABC組合為()

答案:ABC=110具有約束條件的觸發(fā)器有（）

答案:主從RS觸發(fā)器具有3個(gè)地址輸入端的數(shù)據(jù)選擇器，可以實(shí)現(xiàn)從16路數(shù)據(jù)中選擇1路數(shù)據(jù)輸出。

答案:錯(cuò)關(guān)于最小項(xiàng)和最大項(xiàng)的描述（

）是正確的？

答案:一個(gè)邏輯函數(shù)全部最小項(xiàng)之和恒等于1假設(shè)輸入模擬信號(hào)的最高頻率為10KHZ，進(jìn)行A/D轉(zhuǎn)換時(shí)，其采樣頻率應(yīng)該不小于（

），完成一次轉(zhuǎn)換需要的最長(zhǎng)時(shí)間為（

）。

答案:20KHZ

50μS假設(shè)同步十進(jìn)制加法計(jì)數(shù)器的初始狀態(tài)為0101，15個(gè)CP脈沖后它的狀態(tài)為0000。

答案:對(duì)信號(hào)A和0異或相當(dāng)于（），信號(hào)A和1異或相當(dāng)于（）。

答案:緩沖門非門使用或非門做反相器使用，其他輸入端應(yīng)接低電平，異或門做反相器使用，其他輸入端應(yīng)接低電平。

答案:錯(cuò)任意形狀的信號(hào)通過(guò)施密特觸發(fā)器后的波形為（

）

答案:矩形脈沖任何一個(gè)邏輯函數(shù)的最簡(jiǎn)與或式是唯一的

答案:錯(cuò)以下門電路中，（

）的輸出端可以實(shí)現(xiàn)線與。

答案:集電極開(kāi)路（OC）門二—十進(jìn)制譯碼器又叫做4線—10線譯碼器，二—十進(jìn)制編碼器又叫做4線—10線編碼器。

答案:錯(cuò)二—十進(jìn)制譯碼器的輸入和輸出端數(shù)分別是（

）

答案:4

10主從觸發(fā)器的時(shí)鐘在高電平時(shí)，將輸入信號(hào)傳遞到主觸發(fā)器輸出，在低電平時(shí)，將信號(hào)傳遞到從觸發(fā)器輸出。

答案:對(duì)主從RS觸發(fā)器不能完全克服多次翻轉(zhuǎn)的原因是（）。

答案:主從RS觸發(fā)器的主觸發(fā)器工作原理和同步RS觸發(fā)器相同為了構(gòu)成4096×8的RAM，需要（）片1024×4的RAM。

答案:8片串行加法器進(jìn)位信號(hào)采用（）傳遞，而并行加法器的進(jìn)位信號(hào)采用（）傳遞。

答案:逐位超前下面所示電路中能實(shí)現(xiàn)對(duì)時(shí)鐘信號(hào)二分頻的電路為（

）。

答案:下面所示電路中能實(shí)現(xiàn)對(duì)時(shí)鐘信號(hào)二分頻的電路為（

）。下列選項(xiàng)中（

）轉(zhuǎn)換速度最快。

答案:并聯(lián)比較型下列選項(xiàng)中，（

）的抗干擾能力最強(qiáng)。

答案:雙積分型下列說(shuō)法中，正確的是（）。

答案:9個(gè)‘0’連續(xù)同或?yàn)?，9個(gè)‘1’連續(xù)異或?yàn)?下列電路可以用于定時(shí)的是（）

答案:單穩(wěn)態(tài)觸發(fā)器下列電路中具有兩個(gè)暫穩(wěn)態(tài)的是（）

答案:多諧振蕩器下列電路中，屬于時(shí)序邏輯電路的是（）

答案:寄存器下列是電可擦除可編程只讀存儲(chǔ)器的是（

）。

答案:EEPROM下列描述正確的是（

）

答案:基本RS鎖存器是構(gòu)成各高性能觸發(fā)器的基本單元；邊沿觸發(fā)器的動(dòng)作特點(diǎn)是觸發(fā)器的輸出狀態(tài)僅僅取決于CP脈沖上邊沿或下邊沿到來(lái)時(shí)S、R、D、J、K、T等輸入狀態(tài)，在此前或之后，輸入狀態(tài)的變化對(duì)輸出狀態(tài)均無(wú)影響。；同步觸發(fā)器的動(dòng)作特點(diǎn)是在CP=1的全部時(shí)間內(nèi)，S、R、D、J、K、T等數(shù)據(jù)輸入端的變化可引起觸發(fā)器狀態(tài)發(fā)生相應(yīng)變化，因此常被稱為電平觸發(fā)器。下列存在約束條件的觸發(fā)器包括（）

答案:SR觸發(fā)器下列存儲(chǔ)器（

）掉電后數(shù)據(jù)容易丟失。

答案:隨機(jī)讀寫存儲(chǔ)器下列四個(gè)邏輯函數(shù)中（

）存在“1”態(tài)冒險(xiǎn)。

答案:下列四個(gè)邏輯函數(shù)中（

）存在“1”態(tài)冒險(xiǎn)。下列各門電路中（）的輸出端可以并聯(lián)使用。

答案:TTLOC門下列各種器件中，不屬于時(shí)序邏輯器件的是（）

答案:譯碼器下列可以唯一描述一個(gè)組合邏輯電路的方式包括（

）。

答案:真值表；卡諾圖；波形圖下列A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的是（）

答案:并聯(lián)比較型下列（

）從功能上說(shuō)屬于一對(duì)反操作。

答案:數(shù)據(jù)選擇器和數(shù)據(jù)分配器；譯碼器和編碼器下列（

）MSI器件可有效實(shí)現(xiàn)組合邏輯函數(shù)。

答案:數(shù)據(jù)選擇器；譯碼器下列（）器件任何時(shí)刻只允許有1個(gè)有效信號(hào)到達(dá)輸入端。

答案:普通編碼器下列(

)中的兩個(gè)最小項(xiàng)是邏輯相鄰最小項(xiàng)。

答案:下列(

)中的兩個(gè)最小項(xiàng)是邏輯相鄰最小項(xiàng)。下列（）門可實(shí)現(xiàn)“線與”功能？

答案:TTLOC門下列（

）結(jié)構(gòu)的ADC抗干擾能力最強(qiáng).

答案:雙積分型下列（）的輸入端允許懸空。

答案:TTL與非門下列（

）器件可以用來(lái)保存一位二進(jìn)制信息

答案:觸發(fā)器下列（）輸出不允許并聯(lián)使用。

答案:典型TTL門三態(tài)門的輸出有高電平、低電平、不定態(tài)三種狀態(tài)。

答案:錯(cuò)三位二進(jìn)制加法計(jì)數(shù)器的初態(tài)為101，經(jīng)過(guò)10個(gè)計(jì)數(shù)脈沖后的輸出為110。

答案:錯(cuò)一只四輸入端或非門，使其輸出為1的輸入變量取值組合有（）種。

答案:1一位數(shù)據(jù)比較器，若A，B為兩個(gè)一位數(shù)碼的表示變量，當(dāng)A>B時(shí)輸出Y=1，則輸出端Y的表達(dá)式為（

）

答案:一位數(shù)據(jù)比較器，若A，B為兩個(gè)一位數(shù)碼的表示變量，當(dāng)A>B時(shí)輸出Y=1，則輸出端Y的表達(dá)式為（

）一個(gè)觸發(fā)器必須具有“0”、“1”兩個(gè)穩(wěn)定狀態(tài)。

答案:對(duì)一個(gè)數(shù)據(jù)選擇器的地址輸入端有3個(gè)時(shí)，最多可以有（）個(gè)數(shù)據(jù)信號(hào)輸入。

答案:8一個(gè)十六路數(shù)據(jù)選擇器，其地址輸入端有（）個(gè)。

答案:4一個(gè)ROM共有10根地址線，8根位線，則其存儲(chǔ)容量為（

）。

答案:8KB一個(gè)8位串行數(shù)據(jù)，輸入8位移位寄存器，時(shí)鐘脈沖頻率為1kHz，經(jīng)過(guò)()可轉(zhuǎn)換為8位串行數(shù)據(jù)輸出。

答案:16ms一個(gè)5位的二進(jìn)制加計(jì)數(shù)器，由00000狀態(tài)開(kāi)始，經(jīng)過(guò)75個(gè)時(shí)鐘脈沖后，此計(jì)數(shù)器的狀態(tài)為（）。

答案:01011一個(gè)4位的二進(jìn)制加法計(jì)數(shù)器，若初始狀態(tài)為0011，經(jīng)過(guò)8個(gè)CP后，計(jì)數(shù)器的輸出狀態(tài)為（）

答案:1011Y=AB+C的對(duì)偶式為：（）

答案:(A+B)CT觸發(fā)器只具有保持和翻轉(zhuǎn)功能。

答案:對(duì)TTL集電極開(kāi)路門（OC門）的輸出端可以線與連接。

答案:對(duì)TTL集成JK觸發(fā)器具有保持，置0，置1和翻轉(zhuǎn)四種功能。

答案:對(duì)TTL電路驅(qū)動(dòng)CMOS電路，僅考慮（）。

答案:電壓匹配TTL電路的OC門和TTL電路的三態(tài)輸出門的輸出端均可并聯(lián)使用。

答案:對(duì)TTL與非門輸入端并聯(lián)起來(lái)使用時(shí)，總的低電平輸入電流等于單個(gè)端的低電平輸入電流。

答案:對(duì)ROM主要由（）和（）兩部分組成。

答案:地址譯碼器存儲(chǔ)矩陣RAM主要由（

）、（

）和讀/寫控制電路三部分組成。

答案:地址譯碼器

存儲(chǔ)矩陣n位移位寄存器要實(shí)現(xiàn)n位數(shù)據(jù)的串行輸入并行輸出，需要2n個(gè)時(shí)鐘。

答案:錯(cuò)n位的逐次漸進(jìn)型ADC，完成一次轉(zhuǎn)換需要（

）個(gè)時(shí)鐘信號(hào)周期。

答案:n+2n位并聯(lián)比較型ADC，有（

）個(gè)觸發(fā)器和（

）個(gè)電壓比較器。

答案:2n-1

2n-1n位并聯(lián)比較型A/D轉(zhuǎn)換器的電路中通常包括（）電壓比較器和（）觸發(fā)器。

答案:2n-12n-1JK觸發(fā)器輸出端的狀態(tài)在輸入（

）時(shí)，當(dāng)時(shí)鐘沿到就翻轉(zhuǎn)。

答案:J=K=1JK觸發(fā)器在CP作用下，若狀態(tài)必須發(fā)生翻轉(zhuǎn)，則應(yīng)使（）。

答案:J=K=1JK觸發(fā)器功能很強(qiáng)，輔以簡(jiǎn)單設(shè)計(jì)，它就能夠?qū)崿F(xiàn)以下（）觸發(fā)器的邏輯功能。

答案:T'觸發(fā)器；D觸發(fā)器；RS觸發(fā)器；T觸發(fā)器JK觸發(fā)器具有保持、置“0”、置“1”和不定態(tài)四個(gè)功能。

答案:錯(cuò)FPGA器件為（）。

答案:現(xiàn)場(chǎng)可編程門陣列，掉電后信息消失EPROM是指（）。

答案:可擦除可編程只讀存儲(chǔ)器EPROM是可擦除可編程只讀存儲(chǔ)器。

答案:對(duì)DAC0808屬于()電路結(jié)構(gòu)的D/A轉(zhuǎn)換器？

答案:權(quán)電流型DACCPLD器件為復(fù)雜可編程邏輯器件，掉電后信息消失。

答案:錯(cuò)CPLD器件為（）。

答案:復(fù)雜可編程邏輯器件，掉電后信息不消失CMOS門電路輸入端接一個(gè)大于2KΩ的電阻到地，這個(gè)輸入端相當(dāng)于高電平輸入。

答案:錯(cuò)CMOS門電路多余輸入端可以（）處理。

答案:與其它輸入端并聯(lián)CMOS邏輯門靜態(tài)功耗和動(dòng)態(tài)功耗之間的區(qū)別為（

）。

答案:動(dòng)態(tài)功耗是輸入信號(hào)和輸出信號(hào)以一定頻率切換時(shí)產(chǎn)生的功耗；靜態(tài)功耗是在輸出電平不變的時(shí)候產(chǎn)生CMOS與非門多余輸入端應(yīng)（

）。

答案:全部接電源正極CMOS非門是由一個(gè)NMOS和一個(gè)PMOS組成，其柵極相連作為輸入，漏極相連作為輸出，NMOS源極需接（）電平，PMOS源極接（）電平。

答案:低高8選1數(shù)據(jù)選擇器能實(shí)現(xiàn)最多4個(gè)變量的邏輯函數(shù)。

答案:對(duì)8選1數(shù)據(jù)選擇器有三個(gè)地址輸入端，最多可以實(shí)現(xiàn)三個(gè)變量的邏輯函數(shù)。

答案:錯(cuò)8線-3線優(yōu)先編碼器74LS148接通電源后，其選通輸出端輸出低電平，則其原因可能是（）

答案:無(wú)有效編碼輸入8位的DAC0808是（

）？

答案:權(quán)電流型DAC8位D/A轉(zhuǎn)換器當(dāng)輸入數(shù)字量只有最高位為高電平時(shí)輸出電壓為5V，若只有最低位為高電平，則輸出電壓為（）mV，若輸入為10001000，則輸出電壓為（）V。

答案:40mv5.32V8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是（）。

答案:4：105個(gè)變量可構(gòu)成32個(gè)最小項(xiàng)，變量的每一種取值可使30個(gè)最小項(xiàng)的值為1。

答案:錯(cuò)555定時(shí)器的兩個(gè)比較器的參考比較電壓分別是（

）

答案:555定時(shí)器的兩個(gè)比較器的參考比較電壓分別是（

）555定時(shí)器構(gòu)成的施密特觸發(fā)器，若電源電壓VCC=12V，電壓控制端經(jīng)0.01μF電容接地，則上觸發(fā)電平VT+=4V，下觸發(fā)電平VT-=8V。

答案:錯(cuò)4線-10線譯碼器中輸出狀態(tài)只有Y