模擬CMOS集成電路設(shè)計(jì)

第九章運(yùn)算放大器華僑大學(xué)·電子與信息工程學(xué)院電子工程系楊驍凌朝東xiaoyanghqu@運(yùn)放的基本概念運(yùn)放的性能參數(shù)

運(yùn)放增益：一般指運(yùn)放的開環(huán)增益，在直流偏置的情況下，在輸入加一小信號，即做AC分析，得到輸出電壓與輸入電壓之比，通常用dB來表示。盡管可以用共源電路得到額定增益gmRD=10，但要保證誤差小于1%卻非常困難。晶體管中遷移率和柵氧化層厚度的變化以及電阻值的變化通常產(chǎn)生的誤差大于20%。所以要想得到精確的放大倍數(shù)，一般把運(yùn)放接成閉環(huán)形式。運(yùn)放的性能參數(shù)開環(huán)增益對閉環(huán)系統(tǒng)精度的影響H(s)和G(s)分別叫做前饋網(wǎng)絡(luò)和反饋網(wǎng)絡(luò)稱H(s)為“開環(huán)”傳輸函數(shù)，Y(s)/X(s)為“閉環(huán)”傳輸函數(shù)大多數(shù)情況下，H(s)

表示一個(gè)放大器，G(s)是一個(gè)與頻率無關(guān)的量。β代替G(s)，稱β為“反饋系數(shù)”

運(yùn)放的性能參數(shù)開環(huán)增益對閉環(huán)系統(tǒng)精度的影響閉環(huán)增益主要由反饋因子β決定，其誤差由βA決定

運(yùn)放的性能參數(shù)βA稱為環(huán)路增益，是反饋系統(tǒng)中一個(gè)很重要的量。從式可以看出βA越大，靜態(tài)誤差越小。另一方面，可以通過增大A或β來使閉環(huán)增益更加精確。運(yùn)放的性能參數(shù)計(jì)算環(huán)路增益將主輸入置為零，在某點(diǎn)斷開環(huán)路，在信號流方向注入一個(gè)測試信號，使信號沿環(huán)路環(huán)繞，直到另外一個(gè)斷點(diǎn)，我們得到一個(gè)電壓值。導(dǎo)出的傳輸函數(shù)的負(fù)值就是環(huán)路增益。開環(huán)增益仿真配置運(yùn)放的性能參數(shù)開環(huán)增益對閉環(huán)系統(tǒng)精度的影響電路被設(shè)計(jì)成額定增益為10，即1+R1/R2=10。要求增益誤差為1%，確定A1的最小值。（同相放大結(jié)構(gòu)）運(yùn)放的性能參數(shù)小信號帶寬：運(yùn)放的高頻特性在許多應(yīng)用中起重要作用。例如，當(dāng)工作頻率增加時(shí)，開環(huán)增益開始下降，在反饋系統(tǒng)中產(chǎn)生更大的誤差。信號帶寬通有兩種不同的方法定義：單位增益頻率fu和3-dB頻率f3-dB

放大器的單位增益帶寬運(yùn)放的性能參數(shù)小信號帶寬和建立時(shí)間的關(guān)系假定運(yùn)放是一個(gè)單極點(diǎn)電壓放大器。如果Vin是小的階躍電壓，請計(jì)算當(dāng)輸出電壓處于其最終值的1%范圍內(nèi)時(shí)所需的時(shí)間。如果1+R1/R2≈10，而且穩(wěn)定時(shí)間小于5ns，該運(yùn)放必須提供的單位增益帶寬是多少。運(yùn)放的性能參數(shù)小信號帶寬和建立時(shí)間的關(guān)系該閉環(huán)放大器也是一個(gè)單極點(diǎn)系統(tǒng)，其時(shí)間常數(shù)為運(yùn)放的性能參數(shù)小信號帶寬和建立時(shí)間的關(guān)系對于，輸出階躍響應(yīng)可表示成：對于1%的穩(wěn)定精度，運(yùn)放的性能參數(shù)假定運(yùn)放是一個(gè)單極點(diǎn)電壓放大器。如果Vin是小的階躍電壓，請計(jì)算當(dāng)輸出電壓處于其最終值的1%范圍內(nèi)時(shí)所需的時(shí)間。如果1+R1/R2≈10，而且穩(wěn)定時(shí)間小于5ns，該運(yùn)放必須提供的單位增益帶寬是多少。運(yùn)放的性能參數(shù)大信號頻率特性在當(dāng)今的許多應(yīng)用中，運(yùn)放必須在瞬態(tài)大信號下工作，在這種情況下，非線性現(xiàn)象使得對速度的表征非常困難。

運(yùn)放的性能參數(shù)輸出擺幅：指在特定負(fù)載條件下，運(yùn)放能輸出的最大電壓幅度，即輸出擺幅使用運(yùn)放的多數(shù)系統(tǒng)要求大的電壓擺幅以適應(yīng)大范圍的信號值。線性：用總諧波失真比來表示。運(yùn)放開環(huán)有很大的非線性，全差動(dòng)運(yùn)放可以減小非線性，負(fù)反饋也可以減小非線性，開環(huán)增益越大，負(fù)反饋后帶來的非線性就越小運(yùn)放的性能參數(shù)噪聲與失調(diào)：運(yùn)放的輸入噪聲和失調(diào)確定了能被合理處理的最小信號電平。電源抑制比：對電源線上噪聲抑制的能力單級運(yùn)放兩種電路的低頻小信號增益等于在亞微米器件的典型電流條件下，其增益值很難超過20。(a)電路呈現(xiàn)一個(gè)鏡像極

單級運(yùn)放單位增益緩沖器的輸入共模電平范圍以及閉環(huán)輸出阻抗最小允許輸入電壓等于VCSS+VGS1，VCSS是電流源兩端所要求的電壓。

最大輸入電壓：Vin,max=VDD-|VGS3|+VTH1

如果每個(gè)器件的閾值電壓為0.7V，過驅(qū)動(dòng)電壓為0.3V，則Vin,min=0.3+0.3+0.7=1.3V，Vin,max=3-(0.3+0.7)+0.7=2.7V。因此，當(dāng)電源電壓為3V時(shí)輸入的共模范圍為1.4V。

單級運(yùn)放閉環(huán)輸出阻抗閉環(huán)輸出阻抗輸出阻抗等于開環(huán)的值（rOP||rON）

這使我們能通過增大開環(huán)輸出阻抗來設(shè)計(jì)高增益的運(yùn)放，而閉環(huán)輸出阻抗仍然較低。高增益單級運(yùn)放電路采用共源共柵結(jié)構(gòu)可以提高增益但以減小輸出擺幅作為代價(jià)，輸出擺幅為

這兩個(gè)電路結(jié)構(gòu)稱為“套筒式”共源共柵運(yùn)放套筒式共源共柵運(yùn)放缺點(diǎn)是很難以輸入和輸出短路的方式實(shí)現(xiàn)單位增益緩沖器M2工作在飽和區(qū)：Vout≤VX+VTH2

M4工作在飽和區(qū)：Vout≥Vb-VTH4

VX=Vb-VGS4

Vb-VTH4≤Vout≤Vb-VGS4+VTH2

Vmax-Vmin=VTH4-(VGS4-VTH2)=VTH2-(VGS4-VTH4)共源共柵運(yùn)放很少用來做單位增益緩沖器高輸出擺幅的套筒式共源共柵運(yùn)放三層疊共源共柵折疊式共源共柵結(jié)構(gòu)套筒式共源共柵運(yùn)放的缺點(diǎn)是較小的輸出擺幅和很難使輸入與輸出短路，為減小這些不利因素可以采用一種“折疊式共源共柵”運(yùn)放。這種折疊結(jié)構(gòu)的主要優(yōu)點(diǎn)在于對電壓電平的選擇，因?yàn)樗谳斎牍苌隙瞬⒉弧皩盈B”（stack）一個(gè)共源共柵管差動(dòng)折疊式共源共柵結(jié)構(gòu)可以把M1和M2的n阱與它們的共源點(diǎn)相連接

差動(dòng)折疊式共源共柵結(jié)構(gòu)差動(dòng)折疊式共源共柵結(jié)構(gòu)半邊電路法求增益差動(dòng)折疊式共源共柵結(jié)構(gòu)差動(dòng)折疊式共源共柵結(jié)構(gòu)差動(dòng)折疊式共源共柵結(jié)構(gòu)差動(dòng)折疊式共源共柵結(jié)構(gòu)對于相類似的器件尺寸和偏置電流，PMOS輸入差動(dòng)對管比NMOS輸入差動(dòng)對管表現(xiàn)出較低的跨導(dǎo)。而且rO1與rO5并聯(lián)，特別是由于M5流過了輸入器件和共源共柵支路的兩股電流減小了輸出阻抗。增益比類似的套筒式共源共柵的增益小2~3倍。

折疊點(diǎn)的區(qū)別NMOS差動(dòng)輸入折疊式共源共柵結(jié)構(gòu)NMOS差動(dòng)輸入折疊式共源共柵結(jié)構(gòu)結(jié)點(diǎn)X對應(yīng)的極點(diǎn)由1/（gm3+gmb3）與這個(gè)結(jié)點(diǎn)的總電容的乘積決定，而這兩個(gè)乘積項(xiàng)的數(shù)值均較大：M3的跨導(dǎo)較低，M5貢獻(xiàn)較大的電容，因?yàn)樗仨氂休^大的柵寬以傳導(dǎo)M1和M3的電流。對數(shù)值相近的偏置電流，圖9.16中的M5-M6的柵寬可能是PMOS輸入的對應(yīng)柵寬的幾倍。套筒式與折疊式共源共柵比較總結(jié)折疊式運(yùn)放與套筒式運(yùn)放相比，輸出擺幅相對比較大（比套筒式運(yùn)放少折疊一個(gè)MOS管)，這是以較大功耗、較小的增益、較小的帶寬和較大的噪聲獲得的。但是折疊是結(jié)構(gòu)能夠直接接成跟隨器的形式，而套筒式則不能；而且折疊式運(yùn)放輸入共模電平更容易選取單級運(yùn)放單級運(yùn)放單級運(yùn)放單級運(yùn)放單級運(yùn)放為提高增益，我們可以增加晶體管的柵長、柵寬或減小其偏置電流。實(shí)際上，速度或噪聲的要求可以確定偏置電流，因而僅剩下管子尺寸是變化量。當(dāng)然，每個(gè)管子的寬度，必須以其長度定標(biāo)，以保持過驅(qū)動(dòng)電壓不變。由于M1-M4在信號通路上，希望它們的電容保持最小值。另一方面，PMOS器件M5-M8對信號的影響小得多，因此可以加大尺寸。這幾個(gè)管子的長度和寬度都增加1倍，實(shí)際上它們的gmrO也增加1倍，因?yàn)間m不變而rO增加了1倍。如果選擇（W/L）5-8=1111m/1.0m，則lada=0.1V-1，可得Av≈4000。單級運(yùn)放兩級運(yùn)放所研究的運(yùn)放大多呈現(xiàn)出一級的特性，使輸入對管產(chǎn)生的小信號電流直接流過輸出阻抗。因此這些電路的增益被限制在輸入對管的跨導(dǎo)與輸出阻抗的乘積。同時(shí)我們還看到，這些電路的共源共柵提高了增益，而限制了輸出擺幅。在一些應(yīng)用中，共源共柵運(yùn)放提供的增益和（或）輸出擺幅均不滿足要求。例如，助聽器中的運(yùn)放必須在0.9V的低電源下工作而單端輸出的擺幅大到0.5V。為此，我們尋找兩級運(yùn)放；第一級提供高增益；第二級提供大的擺幅。與共源共柵運(yùn)放相反，兩級結(jié)構(gòu)把增益和擺幅的要求分開處理。兩級運(yùn)放圖中的每一級均可用前面幾節(jié)研究過的放大器。但第二級是簡單的共源級的典型結(jié)構(gòu)，以提供最大的輸出擺幅。兩級運(yùn)放兩級運(yùn)放第一級增益為：

第二級增益為：

總的增益與一個(gè)共源共柵運(yùn)放的增益差不多，但Vout1和Vout2的擺幅等于2[VDD-|VOD5，6|-VOD7，8]。差分兩級運(yùn)放要得到高增益，第一級可插入共源共柵器件單端輸出兩級運(yùn)放把兩個(gè)輸出級的差動(dòng)電流轉(zhuǎn)換成單端電壓，這種方法維持了第一級的差動(dòng)特性，僅僅利用M7-M8電流鏡產(chǎn)生單端輸出。但要注意，如果把M1的柵與Vout短路，以形成單位增益緩沖器，則最小所允許的輸出電平為VGS1+VISS，嚴(yán)重地限制了輸出擺幅。多級運(yùn)放我們能否級聯(lián)比兩級更多的級數(shù)來達(dá)到高增益呢？每一級增益在開環(huán)傳輸函數(shù)中會引入至少一個(gè)極點(diǎn)，在反饋系統(tǒng)中使用這樣的多級運(yùn)放很難保證系統(tǒng)穩(wěn)定。因此，很少用多于兩級的運(yùn)放。增益提高(自舉型放大器）利用負(fù)反饋提高小信號輸出電阻：在像套筒式和折疊式共源共柵這樣的一級運(yùn)放中，我們的任務(wù)是使輸出阻抗最大以達(dá)到高的電壓增益。增益提高的想法是要進(jìn)一步增加輸出阻抗而不增加更多的共源共柵器件。Rout=gm2

rO2

rO1

Rout=？

增益提高檢測輸出電流并把電流轉(zhuǎn)換為電壓。我們觀察到，在rO1兩端產(chǎn)生的小信號電壓正比于輸出電流，這表明，可以從Vb減去這個(gè)電壓，使得可以將M2被放在電流-電壓反饋中，從而提高了輸出阻抗。Rout=？

增益提高增益提高原理共源共柵級中增益的提高類似于三層共源共柵的增益,調(diào)節(jié)型共源共柵輸出擺幅減小了一個(gè)閾值電壓，輔助放大器限制了輸出擺幅

增益提高應(yīng)用到差動(dòng)共源共柵級輸出擺幅減小了一個(gè)閾值電壓電壓擺幅的限制來源于增益提高放大器包含了一個(gè)NMOS差動(dòng)對,VX和VY的最小值并由增益提高放大器限制了。

高輸出擺幅的增益提高共源共柵結(jié)構(gòu)采用PMOS差動(dòng)對的折疊式共源共柵級的最小輸入共模電壓可為零VX和VY的最小允許電壓為VOD1,2+VISS1增益提高型共源共柵電路結(jié)構(gòu)為了提供最大的輸出擺幅，放大器A2必須采用NMOS的輸入差動(dòng)對，A1必須采用PMOS輸入差動(dòng)對增益提高放大器增益提高放大器畢竟引入了它自己的幾個(gè)極點(diǎn)。與兩級運(yùn)放對照，兩級運(yùn)放中的全部信號經(jīng)歷了與每級有關(guān)的各個(gè)極點(diǎn)，而在增益提高的運(yùn)放中，信號的大部分流過共源共柵器件后直接輸出。僅有很小的“誤差”成分通過增益提高放大器，而且被“減速”了。各種結(jié)構(gòu)性能比較增益輸出擺幅速度功耗套筒式共源共柵中中高低折疊式共源共柵中中高中兩級運(yùn)放高高低中增益提高運(yùn)放高中中高共模反饋差動(dòng)運(yùn)放具有更大的輸出擺幅外，避免了鏡像極點(diǎn)，因此達(dá)到了很高的閉環(huán)速度。然而，高增益差動(dòng)電路要求“共模反饋”（CMFB）。共模反饋靜態(tài)工作點(diǎn)不能“目測”現(xiàn)假定負(fù)載電阻由PMOS電流源代替，以提高差動(dòng)電壓增益，則X點(diǎn)和Y點(diǎn)的共模電平是多少？IP與IN的差值必定流過這個(gè)放大器的本征輸出阻抗，因而產(chǎn)生數(shù)值等于（IP-IN）（RP||RN）的輸出電壓的變化。由于電流的誤差取決于失配，而且RP||RN很大，這電壓誤差可以很大。于是會驅(qū)動(dòng)n型或p型的電流源進(jìn)入線性區(qū)。如果輸出共模電平不能由“目測”確定，就需要共模反饋電路來穩(wěn)定輸出共模電平高增益放大器的簡化模型研究例9.5中設(shè)計(jì)的套筒式運(yùn)放，并在圖9.33中重畫帶偏置電流鏡的這個(gè)運(yùn)放。設(shè)M9對M10有1%的電流失配，產(chǎn)生ISS=2.97mA而不是3mA。假定其他晶體管完全匹配，請說明此電路將發(fā)生什么現(xiàn)象。從例9.5中得到，電路單端輸出的阻抗是266K。由于M3和M5（同時(shí)M4和M6）的漏電流之間的差值是30uA/2=15uA，這輸出電壓的誤差為:266K*15uA=3.99V。由于這個(gè)的誤差不可能產(chǎn)生，VX和VY必然上升使M5-M6和M7-M8進(jìn)入線性區(qū)，產(chǎn)生ID7,8=1.485mA。共模反饋電路CMFB的任務(wù)分為三個(gè)步驟：檢測輸出共模電平；同一個(gè)參考電壓比較；將誤差送回放大器偏置網(wǎng)絡(luò)。增加共模反饋網(wǎng)絡(luò)來檢測二個(gè)輸出端的共模電平，并有根據(jù)地調(diào)節(jié)放大器的一個(gè)偏差電流，使得輸出共模電平穩(wěn)定。共模反饋電路工作原理如果Vout1和Vout2都上升，則VE上升，因此，增大了M3～M4的漏電流，而降低了CM電平。換句話說，反饋網(wǎng)絡(luò)迫使Vout1和Vout2的CM電平趨近VREF。反饋僅可以控制一小部分電流，以提供較好的穩(wěn)定特性。例如，M3和M4中的每一個(gè)晶體管都應(yīng)分解為二個(gè)并聯(lián)的器件：一個(gè)偏置在固定的電流；另一個(gè)由誤差放大器驅(qū)動(dòng)。

CMFB控制輸入差動(dòng)對的尾電流方法在折疊式共源共柵運(yùn)放中，CMFB可控制輸入差動(dòng)對的尾電流。如果Vout1和Vout2均提高，則這種方法會增大尾電流，結(jié)果減小了M5-M6的漏電流，從而恢復(fù)輸出共模電平。兩種實(shí)用的共模反饋電路（Page834）連續(xù)共模反饋電路兩種實(shí)用的共模反饋電路開關(guān)電容共模反饋運(yùn)放的性能