數(shù)字集成電路1選用教材<<數(shù)字集成電路—電路系統(tǒng)與設(shè)計（第二版）>>電子工業(yè)出版社,JanM.Rabey等，周潤德翻譯ISBN7-121-00383-X/TN.030TN431.2定價68.00，蔚藍49.00定價58.00，亞馬遜46.402參考資料NeilH.E.Weste&Kamram.Eshraghian:第二版《PrinciplesofCMOSVLSIDesign》，AddisonWesley.SecondEdition.<<DigitalIntegratedcircuitsADesignPerspective>>JanM.Rabey著，PRENTICEHALL清華大學出版社影印版《REUSEMETHODOLOGYMANUALFORSYSTEM-ON-A-CHIPDESIGNS（THIRDEDITION）》MichaelKeating，PierreBricaud，Synopsys,Inc.3課程介紹聯(lián)系方式:課程討論區(qū):

——超大規(guī)模集成電路設(shè)計不選課者不得參加聽課和考試??！國外大學該課程名稱：CSE4774課程目標了解數(shù)字集成電路設(shè)計的一般方法和流程掌握傳輸線理論和建模分析的方法學會設(shè)計基本的CMOS組合邏輯和時序邏輯電路，并進行仿真（Simulation)，學會使用設(shè)計和仿真用的EDA工具掌握數(shù)字系統(tǒng)的時序分類和同步異步設(shè)計掌握簡單運算功能模塊的設(shè)計培養(yǎng)學習數(shù)字集成電路設(shè)計相關(guān)知識的興趣承擔起中華民族偉大復興的神圣使命，為大力發(fā)展中國集成電路產(chǎn)業(yè)貢獻力量。5課程安排集成電路質(zhì)量評價導線CMOS反相器CMOS組合邏輯電路時序邏輯電路數(shù)字電路的時序問題運算功能模塊的設(shè)計6學習方式課堂講授,認真聽講課后自學,完成作業(yè)課件原則上不散發(fā)，不對外拷貝遵德性而道問學

致廣大而盡精微極高明而道中庸7大規(guī)模集成電路的設(shè)計流程(1)8大規(guī)模集成電路的設(shè)計流程(2)9數(shù)字電路設(shè)計的抽象模型系統(tǒng)級SYSTEM門級GATEVoutVin電路級CIRCUITVoutVin模塊級MODULE+器件級DEVICEn+SDn+G1011第一章集成電路分類

與數(shù)字設(shè)計的質(zhì)量評價12集成電路的分類——集成電路有如下幾種分類方法：按功能分類：數(shù)字集成電路模擬集成電路數(shù)、?；旌霞呻娐钒唇Y(jié)構(gòu)形式和材料分類：半導體集成電路膜集成電路（二次集成，分為薄膜和厚膜兩類）按有源器件及工藝類型分類雙極集成電路（TTL,ECL,模擬IC）

MOS集成電路（NMOS,PMOS,CMOS）

BiMOS集成電路——雙極與MOS混合集成電路13集成電路的電路規(guī)模按集成電路的電路規(guī)模分類小規(guī)模集成電路(SSI)：電路等效門：10~50

中規(guī)模集成電路(MSI)：電路等效門：50~1K

大規(guī)模集成電路(LSI)：電路等效門：1K~10K

超大規(guī)模集成電路(VLSI)：電路等效門：10K~1000K

甚大規(guī)模集成電路(ULSI)：電路等效門：1000K~1000M吉（極）大規(guī)模集成電路（GLSI）電路等效門：>1GT大規(guī)模集成電路（TLSI）：電路等校門：>1000G繼續(xù)呢？14集成電路的分類按生產(chǎn)目的分類通用集成電路（如CPU、存儲器等）專用集成電路（ASIC）按實現(xiàn)方法分類全定制集成電路半定制集成電路可編程邏輯器件15全定制集成電路（Full-CustomDesignApproach）——即在晶體管的層次上進行每個單元的性能、面積的優(yōu)化設(shè)計，每個晶體管的布局/布線均由人工設(shè)計，并需要人工生成所有層次的掩膜（一般為13層掩膜版圖）。優(yōu)點：所設(shè)計電路的集成度最高產(chǎn)品批量生產(chǎn)時單片IC價格最低可以用于模擬集成電路的設(shè)計與生產(chǎn)缺點：設(shè)計復雜度高/設(shè)計周期長NRE費用高（Non-RecurringEngineering

）應用范圍集成度極高且具有規(guī)則結(jié)構(gòu)的IC（如各種類型的存儲器芯片）對性能價格比要求高且產(chǎn)量大的芯片（如CPU、通信IC等）模擬IC/數(shù)?；旌螴C16半定制集成電路半定制集成電路（Semi-CustomDesignApproach）——即設(shè)計者在廠家提供的半成品基礎(chǔ)上繼續(xù)完成最終的設(shè)計，只需要生成諸如金屬布線層等幾個特定層次的掩膜。根據(jù)采用不同的半成品類型，半定制集成電路包括門陣列、門海和標準單元等。1門陣列（GA：GateArray）2門海（Sea-of-Gate）3標準單元（Standard-Cells）17門陣列（GA：GateArray）門陣列（GA：GateArray）——有通道門陣列Channeledgatearray）：就是將預先制造完畢的邏輯門以一定陣列的形式排列在一起，陣列間有規(guī)則布線通道，用以完成門與門之間的連接。未進行連線的半成品硅圓片稱為“母片”。18半定制集成電路的“母片”19門海（SOG：Sea-of-Gate）門海（SOG：Sea-of-Gate）——無通道門陣列（Channellessgatearray）：也是采用母片結(jié)構(gòu)，它可以將沒有利用的邏輯門作為布線區(qū)，而沒有指定固定的布線通道，以此提高布線的布通率并提高電路性能供更大規(guī)模的集成度。門陣列生產(chǎn)步驟：（1）母片制造（2）用戶連接和金屬布線層制造20無布線通道的門海

(SOG)21半定制集成電路標準單元（Standard-Cells）：是指將電路設(shè)計中可能經(jīng)常遇到的基本邏輯單元的版圖按照最佳設(shè)計原則，遵照一定外形尺寸要求，設(shè)計好并存入單元庫中，需要時調(diào)用、拼接、布線。各基本單元的版圖設(shè)計遵循“等高不等寬”的原則。?目前標準單元的單元集成度已經(jīng)達到VLSI的規(guī)模，用這些單元作為“積木塊”，根據(jù)接口定義可以“搭建”成所需的功能復雜的電路22可編程邏輯器件可編程邏輯器件——這種器件實際上也是沒有經(jīng)過布線的門陣列電路，其完成的邏輯功能可以由用戶通過對其可編程的邏輯結(jié)構(gòu)單元（CLB）進行編程來實現(xiàn)?？删幊踢壿嬈骷饕蠵AL、CPLD、FPGA等幾種類型，在集成度相等的情況下，其價格昂貴，只適用于產(chǎn)品試制階段或小批量專用產(chǎn)品。23設(shè)計復雜度及費用比較幾種集成電路類型設(shè)計復雜度及費用比較FullCustomStandardCellGateArrayProgrammableLogicDevice24不同產(chǎn)量時成本與設(shè)計方法的關(guān)系25專用集成電路（ASIC）的設(shè)計要求對ASIC的主要設(shè)計要求為：設(shè)計周期短（Time-to-Market）設(shè)計正確率高（One-Time-Success）速度快低功耗、低電壓可測性好，成品率高硅片面積小、特征尺寸小，價格低26SoC片上系統(tǒng)System-on-a-Chip，系統(tǒng)級芯片出現(xiàn)在20世紀90年代末，采用電子設(shè)計自動化（EDA）技術(shù)進行芯片設(shè)計，將完整計算機所有不同的功能塊一次直接集成于一顆芯片上。公認的SOC特點：由可設(shè)計重用的IP核組成IP核應采用深亞微米以上工藝技術(shù)有多個MPU、DSP、MCU或其復合的IP核及存儲模塊27SoC的結(jié)構(gòu)28典型的多媒體處理SoC29VLSI設(shè)計業(yè)面臨的關(guān)鍵問題設(shè)計方法學的研究：理論和設(shè)計流程。IP核的復用。功耗、噪聲和電遷移的分析工具。針對大規(guī)模芯片的阻、容、感提取工具。復雜芯片的驗證與測試。良率。30數(shù)字設(shè)計的質(zhì)量評價集成電路的成本1功能性和穩(wěn)定性2性能（performance）3功耗和能耗431晶圓（SiliconWafer）SingledieWafer32一個集成電路常稱為Die3334芯片成品率α取決于制造工藝的復雜性的參數(shù)，大約為3單位面積缺陷率典型為0.5~1個/平方厘米芯片成本與芯片面積的四次方成正比35集成電路的成本固定成本：設(shè)計等可變成本：部件、封裝、測試等36數(shù)字設(shè)計的質(zhì)量評價集成電路的成本1功能性和穩(wěn)定性2性能（performance）3功耗和能耗437功能性和穩(wěn)定性功能性

穩(wěn)定性電壓傳輸特性噪聲容限再生性方向性扇入和扇出理想的數(shù)字門抗噪聲能力38電壓傳輸特性V(x)V(y)fV(y)V(x)表示了輸出電壓與輸入電壓的關(guān)系VOH=f(VIL)VILVIHV(y)=V(x)開關(guān)閾值電壓VMVOL=f(VIH)39邏輯電平映射到電壓范圍V(x)V(y)斜率=-1斜率=-1VOHVOLVILVIH"1""0"不確定區(qū)VOHVOLVILVIH可接受的高電平和低電平區(qū)域分別由VIH和VIL電平來界定，代表了VTC曲線上增益為-1的點40電容耦合舉例Crosstalkvs.Technology0.16mCMOS0.12mCMOS0.35mCMOS0.25mCMOSPulsedSignal黑線quiet紅線pulsedGlitchesstrengthvstechnology41噪聲容限不確定區(qū)"1""0"VOHVILVOLVIHNMHNMLNMH=VOH-VIHNML=VIL-VOL噪聲容限越大越好，但仍不夠…GndVDDVDDGnd為了使電路穩(wěn)定性強，應該使“0””1”的區(qū)間盡可能大低電平噪聲容限NML高電平噪聲容限NMH42再生性v0v1v2v3v4v5v6v0v2v1再生性保證一個受干擾的信號通過若干個邏輯級后逐漸收斂回到某個額定電平-11350246810t(nsec)V(volts)43具有再生性的條件v1=f(v0)

v1=finv(v2)v0v1v2v3v4v5v6v0v1v2v3f(v)finv(v)具有再生性v0v1v2v3f(v)finv(v)不具有再生性要具有再生性,VTC應當具有一個增益絕對值大于1的過渡區(qū)。該過渡區(qū)以兩個增益小于1的有效區(qū)域為邊界。44Directivity(方向性)門的方向性要求是單向的:changesinanoutputlevelshouldnotappearatanyunchanginginputofthesamecircuitInrealcircuitsfulldirectivityisanillusion(e.g.,duetocapacitivecouplingbetweeninputsandoutputs)例如:outputimpedanceofthedriverandinputimpedanceofthereceiverideally,theoutputimpedanceofthedrivershouldbezeroinputimpedanceofthereceivershouldbeinfinity45扇入和扇出扇出表示連接到驅(qū)動門輸出端的負載的門的數(shù)目N扇入定義為門的輸入端的數(shù)目MNM46理想的數(shù)字門對于一個理想的數(shù)字門在過渡區(qū)有無限大的增益門的閾值位于邏輯擺幅的中點高/低電平噪聲容限都等于擺幅的一半輸入阻抗為無窮大,輸出阻抗為0g=-

VoutVinRi=

Ro=0Fanout=NMH=NML=VDD/247數(shù)字設(shè)計的質(zhì)量評價集成電路的成本1功能性和穩(wěn)定性2性能（performance）3功耗和能耗448傳播延時定義了對輸入端信號的響應快慢tVoutVin輸入波形輸出波形tp=(tpHL+tpLH)/2傳播延時t50%tpHL50%tpLHtf90%10%tr信號斜率VinVout49傳播延時建模分析用一階RC網(wǎng)絡(luò)分析RCvinvoutvout(t)=(1–e–t/

)V

where

=RC到達50%的點的時間 t=ln(2)=0.69

到達90%的點的時間 t=ln(9)=2.2

50數(shù)字設(shè)計的質(zhì)量評價集成電路的成本1功能性和穩(wěn)定性2性能（performance）3功耗和能耗451功耗和能耗功耗意味著電路的每一次運算消耗多少能量及電路耗散多少熱量峰值功耗Ppeak=Vddipeak平均功耗p(t)=v(t)i(t)=Vddi(t)Pavg=1/T

p(t)dt=Vdd/T

idd(t)dt功耗分為靜態(tài)部分和動態(tài)部分兩類E(joules)=CLVdd2P01+tscVddIpeakP01

+VddIleakageP(watts)=CLVdd2f01+tscVddIpeakf01+

VddIleakagef0

1=P0

1*fclock52業(yè)界消息：英特爾研制出22納米微處理器制造工藝2009.9.23日消息，英特爾美國信息技術(shù)峰會(IDF)于今日在美國舉行，該公司總裁歐德寧在峰會上展示了世界上第一款基于22納米制造工藝可工作芯片的硅晶圓。據(jù)介紹，22納米的工藝將出現(xiàn)在未來英特爾的處理器中。歐德寧展示的22納米晶圓由多個芯片構(gòu)成，每個芯片都包含364兆位的SRAM存儲器，在指甲蓋大的面積上集成了29億個晶體管。

英特爾預計今年年底會推出32納米制程的westmere處理器產(chǎn)品線，明年晚些時候推進的新架構(gòu)sandybridge也采用32納米技術(shù)；

預計2011年開始啟用22納米技術(shù)，到2012年開始啟用第二代22納米技術(shù)，并有望出產(chǎn)第一代的原生八核心處理器。53Moore定律54采用IBM的新技術(shù)2011年可啟用22納米技術(shù)據(jù)有關(guān)消息報道，IBM公司正式宣布到2011年可正式啟用22納米制程技術(shù)，當前所采用的45納米蝕刻印刷技術(shù)將無法兼容最新的芯片制造技術(shù)規(guī)格，主要是當前技術(shù)無法適用于22納米級別的小尺寸芯片切割，而IBM的技術(shù)則能夠在光學控制方面借復雜算法達成足夠的精確度。

IBM的新技術(shù)叫做computATIonscaling（CS），能夠在22納米以及更高精度級別實現(xiàn)芯片產(chǎn)品的復雜化生產(chǎn)，同時還包括更高性能和更低能耗表現(xiàn)。新技術(shù)可以用在處理器，內(nèi)存，DSP，以及電子晶圓的任意領(lǐng)域。55Intel工藝技術(shù)路線56法定計量單位拍大規(guī)模集成電路10E15艾大規(guī)模集成電路10E18澤大規(guī)?！?0E21堯大規(guī)?！?