專業(yè)：班級：學號：姓名：指引教師：電氣學院實驗一集成門電路邏輯功能測試一、實驗目1.驗證慣用集成門電路邏輯功能;2.熟悉各種門電路邏輯符號;3.熟悉TTL集成電路特點，使用規(guī)則和用法。二、實驗設備及器件1.數(shù)字電路實驗箱2.萬用表3.74LS00四2輸入與非門1片74LS86四2輸入異或門1片74LS11三3輸入與門1片74LS32四2輸入或門1片74LS04反相器1片實驗原理集成邏輯門電路是最簡樸，最基本數(shù)字集成元件，當前已有種類齊全集成門電路。TTL集成電路由于工作速度高，輸出幅度大，種類多，不適當損壞等特點而得到廣泛使用，特別對學生進行實驗論證，選用TTL電路較適當，因而這里使用了74LS系列TTL成路，它電源電壓為5V+10%,邏輯高電平“1”時＞2.4V，低電平“0”時＜0.4V。實驗使用集成電路都采用是雙列直插式封裝形式，其管腳辨認辦法為：將集成塊正面（印有集成電路型號標記面）對著使用者，集成電路上標記凹口左，左下角第一腳為1腳，按逆時針方向順序排布其管腳。實驗內(nèi)容=1\*GB4㈠依照接線圖連接，測試各門電路邏輯功能1.運用Multisim畫出以74LS11為測試器件與門邏輯功能仿真圖如下按表1—1規(guī)定用開關變化輸入端A,B,C狀態(tài)，借助批示燈觀測各相應輸出端F狀態(tài)，當電平批示燈亮時記為1，滅時記為0，把測試成果填入表1—1中。輸入狀態(tài)輸出狀態(tài)ABCY00000010010001101000101011001111懸空111懸空000表1-174LS11邏輯功能表2.運用Multisim畫出以74LS32為測試器件或門邏輯功能仿真圖如下按表1—2規(guī)定用開關變化輸入端A,B狀態(tài)，借助批示燈觀測各相應輸出端F狀態(tài)，把測試成果填入表1—2中。輸入狀態(tài)輸出狀態(tài)ABY0000111011110懸空11懸空1懸空01懸空11懸空懸空1表1—274LS32邏輯功能表3.運用Multisim畫出以74LS04為測試器件非門邏輯功能仿真圖如下按表1—3規(guī)定用開關變化電平開關狀態(tài)，借助批示燈觀測各相應輸出端F狀態(tài)，把測試成果填入表1—3中。表1—374LS04邏輯功能表輸入輸出狀態(tài)（0|1）0100懸空0=2\*GB4㈡依照管腳功能圖連接，測試各門電路邏輯功能1.74LS00四二輸入與非門管腳功能如下圖所示，用其中一種門測試其邏輯功能。運用Multisim畫出以74LS00為測試器件非門邏輯功能仿真圖如下按表1—4規(guī)定用開關變化輸入端狀態(tài)，借助批示燈觀測各相應輸出端狀態(tài)，把測試成果填入表1—4中。表1—474LS00邏輯功能表輸入狀態(tài)輸出狀態(tài)UAUBY0010111011100懸空11懸空0懸空01懸空10懸空懸空02.74LS86四二輸入異或門管腳功能如下圖所示，用其中一種門測試其邏輯功能。運用Multisim畫出以74LS86為測試器件非門邏輯功能仿真圖如下按表1—5規(guī)定用開關變化輸入端狀態(tài)，借助批示燈觀測各相應輸出端狀態(tài)，把測試成果填入表1—5中。ABC000011101110表1—574LS86邏輯功能表五、實驗總結實驗前應檢查集成塊與否插對；實驗時要將電源電壓接入+5V。在這次實驗中，剛開始由于沒有將電源電壓接入面板上相應位子，只是按照管腳圖直接連接了電源線和地線，導致實驗箱上燈不亮。同步發(fā)現(xiàn)由于有個別發(fā)光二極管與導線會接觸不良，使發(fā)光二極管閃爍著，間歇性亮，這時應換一種發(fā)光二極管再進行實驗。實驗二用小規(guī)模集成電路設計組合邏輯電路實驗目1.掌握組合邏輯電路特點；2.掌握小規(guī)模集成電路設計組合電路辦法；3.掌握電路故障檢測辦法。實驗設備及器件1.數(shù)字電路實驗箱；2.74LS00/74LS11/74LS20/74LS86等芯片。實驗原理1.數(shù)字電路兩大電路是組合邏輯電路和時序邏輯電路，其中組合邏輯電路特點是任何時刻輸出僅僅取決于同一時刻輸入信號取值組合。2.用小規(guī)模集成電路設計組合邏輯電路環(huán)節(jié)為：=1\*GB2⑴分析設計規(guī)定，設立輸入和輸出變量；=2\*GB2⑵列出真值表；=3\*GB2⑶寫出邏輯表達式，并化簡；=4\*GB2⑷畫出邏輯電路圖。實驗內(nèi)容1.有一種火災報警系統(tǒng)，設有煙感、溫感和紫外線光感三種類型火災探測器。為了防止誤報警，只有當其中有兩種或兩種以上類型探測器發(fā)出火災檢測信號時，報警系統(tǒng)才產(chǎn)生報警控制信號。試設計一種產(chǎn)生警報控制信號電路并在實驗箱上驗證。設煙感、溫感和紫外線光感分別為A、B、C三中輸入，報警時輸出高電平“1”，其報警信號為Y。真值表如下：輸入信號輸出信號ABCY00000010010001111000101111011111由于：Y=BC+AC+AB或Y=((AB)’(AC)’(BC)’)’=(AB)’(AC)’+BC運用一種與非門（74LS00）和一種非門（74LS02）或運用一種與門（74LS11）與一種或門（74LS02）構成邏輯電路，其電路仿真圖如下：3.設計一種一位半加器，該邏輯電路能對兩個一位二進制數(shù)進行相加，并產(chǎn)生“和”及“進位”，在實驗箱上進行驗證。輸入輸出ABSCO0000011010101101依題意列出真值表如下：由于：S=A’B+B’A=Aeq\o\ac(○,+)BCO=AB因此運用一種異或門一種與門構成邏輯電路，其電路仿真圖如下：五、實驗總結實驗注意事項1.注意集成電路多余端解決;2.兩個集成芯片連接注意電平與否匹配;3.小規(guī)模集成電路設計組合電路，盡量使用較少門電路，盡量使用與非門，提高電路負載能力和抗干擾能力。實驗三譯碼器及其應用實驗目：掌握譯碼器測試辦法，熟悉數(shù)碼管使用；理解中規(guī)模集成譯碼器原理，管腳分布，掌握其邏輯功能，以及譯碼顯示屏電路構成原理；掌握用譯碼器構成組合電路辦法和BCD-七段譯碼/驅動器用法。學習譯碼器擴展。實驗設備及其器件1、SAC-DM32數(shù)字電路實驗箱 1個2、74LS138 3-8線譯碼器 2片3、74LS20雙4輸入與非門 1片4、74LS47（譯碼顯示屏） 1片5、共陽極七段數(shù)碼管 1個實驗原理中規(guī)模集成譯碼器74LS13874LS138是集成3線-8線譯碼器，在數(shù)字系統(tǒng)中應用比較廣泛。圖3-1是其引腳排列。其中A2、A1、A0為地址輸入端，Y0`～Y7為譯碼輸出端,S1、S2、S3為使能端。表3-1為74LS138truthtable。74LS138工作原理為：當S1=1，S2+S3=0時，電路完畢譯碼功能，輸出低電平有效。其中：表3-1 74LS138真值表輸入輸出SA2A1A0Y0Y1Y2Y3Y4Y5Y6Y70×××11111111100001111111100110111111101011011111101111101111110011110111110111111011111011111101111111111110 圖3-1 74LS138 引腳 圖3-2 74LS138內(nèi)部電路圖譯碼器應用（見實驗指引書P11-P12）顯示譯碼管七段發(fā)光二極管（LED）數(shù)碼管LED數(shù)碼管是當前最慣用數(shù)字顯示屏。如下是數(shù)字顯示屏簡介（詳細見實驗指引書P12-P13）：實驗內(nèi)容：譯碼器74Ls138邏輯功能測試（一）控制端功能測試測試電路如圖3-6所示。按表3-2所示條件輸入開關狀態(tài)。觀測并記錄譯碼器輸出狀態(tài)。LED批示燈亮為1，燈不亮為0。表3-2 74LS138控制端功能測試S1QUOTE2QUOTE3210012345670xxXxx11111111110101111XxxXxxXxx111111111111111111111111圖3-674LS138控制端功能測試電路（二)邏輯功能測試將譯碼器使能端S1、QUOTE2、QUOTE3及地址段2、1、0分別接至邏輯電平開關輸出孔，八個輸出端7···0依次連接在了邏輯電平顯示屏八個輸入孔上，撥動邏輯電平開關，按表3-3逐項測試74LS138邏輯功能。表3-3 74LS138邏輯功能測試輸入輸出S1QUOTE2+QUOTE321001234567100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100XXXX11111111X1XXX11111111用74LS138實現(xiàn)邏輯功能Y=AB+BC+AC如果設A2=A，A1=B、A0=C，則函數(shù)Y邏輯圖如3-7所示。圖3-7用74LS138構成函數(shù)Y用74LS138和74LS20各一塊在實驗箱上連接圖3-7線路，并將測試成果登記表3-4中。其實驗電路如下：ABCY00000010010001111000101111011111表3-4 函數(shù)功能測試試用一片74LS138和一片74LS20實現(xiàn)全加器功能，自擬電路圖如下：其真值表如下所示：輸入輸出CIABSC00001000110010010110110010101011100111111實驗總結1.注意集成電路輸入控制端和輸出控制端信號；2.74LS138集成塊搭接中注意輸出信號輸出；3.注意74LS47控制端信號；4.顯示屏管腳與譯碼器相應關系。實驗四數(shù)據(jù)選取器及其應用實驗目學習數(shù)據(jù)選取器邏輯功能測試辦法；理解中規(guī)模集成數(shù)據(jù)選取器功能、管腳排列，掌握其邏輯功能；熟悉運用數(shù)據(jù)選取器構成任意邏輯函數(shù)辦法；理解數(shù)據(jù)選取器擴展辦法。實驗設備及其器件1、SAC-DM32數(shù)字電路實驗箱 1個2、74LS153 1個3、74LS32 1個4、74LS40 1片實驗原理數(shù)據(jù)選取器，也稱為多路選取器，其作用相稱于多路開關，如圖4-1所示。（A1、A0）D0D1D2D3 圖4-2 雙四選一數(shù)據(jù)選取器內(nèi)部構造1.雙四選一數(shù)據(jù)選取器74LS153所謂雙4選1數(shù)據(jù)選取器就是在集成芯片上有兩個4選1數(shù)據(jù)選取器。雙4選1數(shù)據(jù)選取器內(nèi)部構造如圖4-2所示，引腳排列如圖4-3，功能表如圖4-1。圖4-3 74LS153引腳功能1s'、2s'為兩個獨立使能端；A1、A0為公用地址輸入端；1D0～1D3和2D0～2D3分別為兩個4選1數(shù)據(jù)選取器數(shù)據(jù)使能端；Q1、Q2為兩個輸出端。 1）當使能端1（2）=1時，多路開關被禁止，無輸出，Q=0。 2）但使能端1（2）=0時，多路開關正常工作，依照地址碼A1、A0狀態(tài)，將相應數(shù)據(jù)D0～D3送到輸出端。 該電路表達式為：Y=（A1`A0`D0+A1`AOD1+A1A0`D2+A1A0D3）S`表4-1輸入輸出SA1A0DY0XXX100D0101D1110D3111D4OD0D1D3D42、數(shù)據(jù)選取器應用—實現(xiàn)邏輯函數(shù)用數(shù)據(jù)選取器實現(xiàn)邏輯函數(shù)，辦法與譯碼器相似，只是將浮現(xiàn)最小項相應數(shù)據(jù)端接入高電平，未浮現(xiàn)接低電平，將地址端作為自變量輸入端，則可以實現(xiàn)。實驗內(nèi)容測試雙四選一數(shù)據(jù)選取器邏輯功能。按圖4-4在實驗箱上接線，運用開關74LS153功能表逐項進行測試，觀測輸出成果并記錄于表4-2中。實驗仿真圖如下：表4-2輸入輸出S’A1A0DY1XXX0000D0D0001D1D1010D2D2011D3D32.用4選1數(shù)據(jù)選取器實現(xiàn)函數(shù)F=A'BC+AB'C+ABC'+ABC函數(shù)F有三個輸入變量A,B,C,而數(shù)據(jù)選取器有兩個地址端A1,A0少于函數(shù)輸入變量個數(shù)，在設計時可任選A接A1，B接A0，74LS153表達式（或功能表）與函數(shù)F對照，得出：D0=0，D1=D2=C，D3=1接線圖如圖4-5所示，實驗仿真圖如下：測試并記錄成果在表4-3.表4-3輸入輸出ABCF00000010010001111000101111011111五、實驗總結1.注意74LS153控制端信號。2.理解數(shù)據(jù)擇器擴展時所用門電路類型。 實驗五觸發(fā)器實驗目：掌握基本RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器邏輯功能。熟悉各觸發(fā)器邏輯功能及互相轉換辦法。實驗儀器1、SAC-DM32數(shù)字電路實驗箱 1個2、74LS00（四2與非門） 1個3、74LS112（雙JK觸發(fā)器） 1個4、74LS74（雙D觸發(fā)器） 1個實驗原理觸發(fā)器是具備記憶功能二進制信息存貯器件，是時序邏輯電路基本單元之一。觸發(fā)器按功能分可分RS、JK、D、T觸發(fā)器；按電路觸發(fā)方式可分為電平觸發(fā)和邊沿觸發(fā)器兩大類。圖5-1所示電路由兩個“與非”門交叉耦合而成基本Rs觸發(fā)器，它是無時鐘控制低電平自家觸發(fā)觸發(fā)器，有直接置位、復位功能，是構成各種功能觸發(fā)器最基本單元?；綬S觸發(fā)器也可以用兩個“或非”門構成，它是高電平直接觸發(fā)觸發(fā)器。圖5-1RS觸發(fā)器 圖5-2 JK觸發(fā)器JK觸發(fā)器是一種邏輯功能完善，通用性強集成觸發(fā)器。在構造上可分為主從型JK觸發(fā)器和邊沿型Jk觸發(fā)器。在產(chǎn)品中應用較多是下降沿觸發(fā)邊沿型JK觸發(fā)器。JK觸發(fā)器邏輯符號如圖5-2所示。它有三種不同功能輸入端，第一種是直接置位、復位輸入端，用R’和S’表達。在S’=0，R’=1或R’=0，S’=1時，觸發(fā)器不受其他輸入端狀態(tài)影響，使觸發(fā)器逼迫置“1”（或置“0”），當不逼迫“1”（或置“0”）時，S’、R’都應置高電平。第二種是時鐘脈沖輸入端，用來控制觸發(fā)器翻轉（或稱作狀態(tài)更新），用CP表達（在國標符號中稱作控制輸入端，用C表達），邏輯符號中CP端處若有小圓圈，則表達觸發(fā)器在時鐘脈沖下降沿（或負邊沿）發(fā)成翻轉，如無小圓圈，這表達觸發(fā)器在時鐘脈沖上升沿（或正邊沿）發(fā)生翻轉。第三種是數(shù)據(jù)輸入端，它是觸發(fā)器狀態(tài)更新一句，用J、K表達。JK觸發(fā)器狀態(tài)方程為Qn+1=JQn’+K’Qn本實驗采用74LS112型雙JK觸發(fā)器器，是下降邊沿觸發(fā)邊沿觸發(fā)器，引腳排列如圖5-3所示。表5-1為其功能表。圖5-3 74LS112引腳排列圖D觸發(fā)器是另一種使用廣泛觸發(fā)器，它基本構造多為維阻型。D觸發(fā)器邏輯符號如圖5-4所示。D觸發(fā)器是在Cp脈沖上升沿觸發(fā)翻轉，觸發(fā)器狀態(tài)取決于CP脈沖到來之前D端大3狀態(tài)，狀態(tài)方程為Qn+1=D本實驗采用74LS74型雙D觸發(fā)器，是上升邊沿觸發(fā)邊沿觸發(fā)器，引腳排列如圖5-5所示。表5-2為其功能表。圖5-5不同類型觸發(fā)器對時鐘信號和數(shù)據(jù)信號規(guī)定各不相似，普通說來，邊沿觸發(fā)器規(guī)定數(shù)據(jù)信號超前于觸發(fā)器邊沿一段時間浮現(xiàn)（稱之為建立時間），并且規(guī)定在邊沿到來后繼續(xù)維持一段時間（稱之為保持時間）。對于觸發(fā)邊沿陡度也有一定規(guī)定（普通規(guī)定<100ns）。主從觸發(fā)器對上述參數(shù)規(guī)定不高，但規(guī)定在CP=1期間，外加數(shù)據(jù)信號不容許發(fā)生變化，否則將導致觸發(fā)器錯誤輸出。在集成觸發(fā)器產(chǎn)品中，雖然每一種觸發(fā)器均有固定邏輯功能，但可以運用轉換辦法得到其他功能觸發(fā)器。如果把JK觸發(fā)器JK端連接在一起（稱為T端）就構成了T觸發(fā)器，狀態(tài)方程為Qn+1=T’Qn+TQn’在CP脈沖作用下，當T=0時Qn+1=Qn。工作在T=1時觸發(fā)器稱為T’觸發(fā)器。T和T’觸發(fā)器廣泛應用于計算電路中。值得注意是轉換后觸發(fā)器其觸發(fā)方式仍不變。理解觸發(fā)器間互相轉換可以在實際邏輯電路設計和應用中更充分得到運用各類觸發(fā)器，同步也有助于更進一步理解和掌握各類觸發(fā)器特點與區(qū)別。四、 實驗內(nèi)容1.測試基本Rs觸發(fā)器路基功能按圖5-1與非門74L00構成基本RS觸發(fā)器。輸入端R’、S’按接邏輯開關，輸出端Q、Q’接電平批示器，按表5-3規(guī)定測試邏輯功能。仿真圖如下：表5-3R’S’Q功能Qn=0Qn=10011不擬定0110置01001置11101保持2、測試雙JK觸發(fā)器74LS112邏輯功能（1）測試RD’、SD’復位、置位功能任取一只JK觸發(fā)器，RD’、SD’、J、K端接邏輯開關，CP端接單次脈沖源，Q、Q’端接電平批示器，按表5-4規(guī)定變化RD’、SD’（J、K、CP出于任意狀態(tài)），并在RD’=0（SD’=1）或SD’=0（RD’=1）作用期間任意變化J、K及CP狀態(tài)，觀測Q、Q’狀態(tài)，記錄。仿真圖如下：表5-4輸入輸出功能CPJKRD’SD’QQ’XXX0011不擬定XXX0101置1XXX1010置0（2）測試JK觸發(fā)器邏輯功能按表5-5規(guī)定變化J、KCP端狀態(tài)，觀測Q、Q’狀態(tài)變化，觀測觸發(fā)器狀態(tài)更新時候發(fā)生在CP脈沖下降沿（既CP由1→0）。記錄。表5-5RD’SD’JKCPQn+1功能Qn=0Qn=111000→100保持1→00011010→101置01→00011100→101置11→01111110→101翻轉1→0104、測試雙D觸發(fā)器74LS74邏輯功能 （1）測試RD’、SD’復位、置位功能 按表5—6規(guī)定變化RD’、SD’（D、CP處在任意狀態(tài)），并在RD’=0（SD’=1）或SD’=0（RD’=1）作用期間任意變化J、K及CP狀態(tài)，觀測Q、Q’狀態(tài)，記錄。 （2）測試D觸發(fā)器羅京 按表5-7規(guī)定進行測試，并觀測觸發(fā)器狀態(tài)更新與否發(fā)生在CP脈沖上升沿（既由0→1），記錄。仿真圖如下：表5-6輸入輸出功能CPDRD’SD’QQ’xx0011保持xx0101翻轉xx1010表5-7RD’SD’DCPQn+1功能Qn=0Qn=01100→101保持1→0011110→1101→010五、 實驗結論1.通過本次實驗理解了各類型觸發(fā)器邏輯功能。2.通過實驗熟悉了Multisim使用。3.對各類觸發(fā)器轉換辦法有了理解。實驗六寄存器功能測試及應用實驗目：掌握中規(guī)模4位雙向移位寄存器邏輯功能及用法；熟悉移位寄存器應用——實現(xiàn)數(shù)據(jù)串行、并行轉換和構成環(huán)形計數(shù)器。實驗設備及器件：SAC-DM32數(shù)字電路實驗箱 1個74LS74 雙D觸發(fā)器 2片74LS04 六方向器 1片74LS194 四位雙向通用移位寄存器 1片 實驗原理：移位寄存器是一種具備移位功能寄存器，是指寄存器中所存代碼可以在移位脈沖作用下一次左移或右移。既能左移又能右移稱為雙向移位寄存器，只需要變化左、右控制信號便可實現(xiàn)雙向移位規(guī)定。依照移位寄存器存取信息方式不同分為：串入串出、串入并出、并入串出、并入并出四種形式。本實驗選用4位雙向通用移位寄存器，型號為CC40194或74LS194，兩者功能相似，可互相使用，其引腳排列及功能表如圖6-1所示。其中D0、D1、D2、D3為并行輸入端；Q0、Q1、Q2、Q3為并行輸出端；SR為右移串行輸入端，SL為左移串行輸入端；S1、S0為操作模式控制端；CR為直接無條件清零端；CP為時鐘脈沖輸入端。74LS194有5種不同操作模式：即并行送數(shù)寄存，右移（方向Q0→Q3，左移（方向由Q3→Q0），保持及清零。S1、S0和CR端控制作用如表6-1.表6-1功能輸入輸出CPCR’S1S0SRSLD0、D1D2D3Q0Q1Q2Q3清除×0××××××××0000送數(shù)↑111××abcdabcd右移↑101DSR×××××DSRQ0Q1Q2左移↑110×DSL××××Q1Q2Q3DSL保持↑100××××××Q0nQ1nQ2nQ3n保持↓1××××××××Q0nQ1nQ2nQ3n實驗內(nèi)容運用兩塊74LS74（兩個D觸發(fā)器）構成一種單向移位寄存器。（1）參照圖6-5搭接電路，觀測并記錄成果于表6-5。仿真圖如下：表6-5CP↑RD’SD’D1Q1Q2Q3Q4001×00001111100021111100311111104111111151100000611000007110000081100000（2）在D1端串行輸入二進制數(shù)0001后，將D1和D4相連，構成右移循環(huán)計數(shù)器，在CP脈沖作用下，觀測右移循環(huán)功能，將實驗成果登記表6-6中。表6-6CP↑D1RD’SD’Q1Q2Q3Q40×010000111110002011010030110010401100015D1連D4111000611010071100108110001測試四位雙向移位寄存器邏輯功能按圖6-6連線，CR’、S1、S0、SL、SR、D0、D1、D2、D3分別接至邏輯開關輸出插口；Q0、Q1、Q2、Q3接至邏輯電平顯示輸出插口。CP端接單次脈沖源。按表6-7所規(guī)定輸入狀態(tài)，逐項進行測試。清除：令CR'=0，其他輸入均為任意態(tài)，這時寄存器輸出應均為0.清除后，置CR'=1.（2）送數(shù)：令，送入任意4位二進制，如D0D1D2D3=0011，加CP脈沖，觀測CP=0、CP=由01、CP由10三種狀況下寄存器輸出狀態(tài)變化，觀測寄存器輸出狀態(tài)與否發(fā)生在CP脈沖上升沿。（3）右移：清零后，令CR'=1,S1=0,S0=1,由右移輸入端SR送入二進制碼如0100，由CP端持續(xù)加4個脈沖，觀測輸出狀況，記錄之。（4）左移：先清零或預置，再令CR'=1,S1=1,S0=0，由左移輸入端SL送入二進制碼如1111，持續(xù)加四個CP脈沖，觀測輸出端狀況，記錄之。（5）保持：寄存器預置任意4位二進制如D0D1D2D3=0011，令CR'=1,S1=S0=0，加CP脈沖，觀測寄存器輸出狀態(tài)，記錄之。仿真圖如下：表6-7清除模式時鐘串行輸入輸出功能總結CR'S1S0CPSLSRD0D1D2D3Q0Q1Q2Q30×××××××××0000清零111↑××00110011保持101↑×0××××0000右移101↑×1××××1000右移101↑×0××××0100右移101↑×0××××0010右移110↑1×××××0001左移110↑1×××××0011左移110↑1×××××0111左移110↑1×××××1111左移100↑××××××0000保持五、實驗總結1.注意移位寄存器模式控制端狀態(tài)。2.使用移位寄存器時候呀注意左移和右移連接方式。實驗七計數(shù)器邏輯功能測試及應用實驗目1.熟悉掌握中規(guī)模集成電路計數(shù)器74LS161和74LS90邏輯功能，用法及應用。2.掌握構成任意進制計數(shù)器辦法。實驗設備及器件數(shù)字邏輯電路實驗箱 1個74LS161同步加法二進制計數(shù)器 1片74LS90異步加法二、五、十進制計數(shù)器 1片74LS00二輸入四與非門 1片74LS74雙D觸發(fā)器 1片74LS11三輸入三與門 1片74LS47BCD碼七段譯碼器 2片實驗原理計數(shù)器是一種用以實現(xiàn)技術功能時序部件，它不但可用來計脈沖，還慣用作數(shù)字系統(tǒng)定期、分頻和執(zhí)行數(shù)字運算以及其他特定邏輯功能。計數(shù)器種類諸多。構成計數(shù)器中各觸發(fā)器與否使用一種時鐘脈沖源來分，有同步技術器和異步計數(shù)器。依照計數(shù)制不同，分為二進制計數(shù)器，十進制計數(shù)器和任意進制計數(shù)器。依照技術增減趨勢，又分為加法、減法和可逆計數(shù)器。尚有可預置數(shù)和可編程序功能計數(shù)器等等。當前，無論是TTL還是CMOS集成電路，均有品種比較齊全中規(guī)模集成計數(shù)器。使用者只要借助于器件手冊提供功能表和工作波形圖以及引出端排列，就能對的地運用這些器件。運用中規(guī)模集成計數(shù)器構成任意進制計數(shù)器辦法歸納起來有乘數(shù)法、復位法、和置數(shù)法。乘數(shù)法將兩個計數(shù)器串接起來，即技術脈沖接到N進制計數(shù)器時鐘輸入端，N進制計數(shù)器輸出接到M進制計數(shù)器時鐘輸入端，則兩個計數(shù)器一起構成了NxM進制計數(shù)器。74LS90就是典型例子，二進制和五進制和五進制計數(shù)器構成2X5=10進制計數(shù)器。復位法用復位法構成N進制計數(shù)器所選用中規(guī)模集成技術器計數(shù)容量必要不不大于N。當輸入N個技術脈沖之后，計數(shù)器應回到全0狀態(tài)。置零復位法：運用Cr=0時，Q3Q2Q1Q0=0000，使計數(shù)器回到全0狀態(tài)。預置端送0：使計數(shù)器數(shù)據(jù)輸入全0，當?shù)贜—1個計數(shù)脈沖到達后，讓預置端LD=0.當?shù)贜個計數(shù)脈沖到來時Q3Q2Q1Q0=0000，使計數(shù)器回到全0狀態(tài)。預置法置數(shù)法即對計數(shù)器進行預置數(shù)。在計數(shù)器到最大數(shù)時，置入計數(shù)器狀態(tài)轉換圖中最小數(shù)，作為計數(shù)循環(huán)起點；可以之愛計數(shù)到達某個數(shù)之后，置入最大數(shù)，然后接著從0開始計數(shù)。如果用N進制計數(shù)器構成M進制計數(shù)器，需要跳過（N-M）個狀態(tài)，或在N進制計數(shù)器計數(shù)長度中間跳過（N-M）個狀態(tài)。中規(guī)模同步二進制計數(shù)器74LS161中規(guī)模異步集成計數(shù)器74LS90集成計數(shù)器74LS90是二-五-十進制計數(shù)器，其管腳排列如圖7-2，功能表如表7-2.實驗內(nèi)容用清零法將74LS161構成一種十進制計數(shù)器，并用數(shù)碼管顯示數(shù)字。參照圖7-3搭接電路，其狀態(tài)轉換圖如圖7-4仿真圖如下：2.用74LS161芯片構成七進制計數(shù)器，采用置數(shù)法，并用數(shù)碼顯示數(shù)字。參照圖7-5搭接電路，并畫出狀態(tài)轉換圖。仿真圖如下：6.用74LS90芯片構成十進制計數(shù)器參照圖7-7連接電路，并畫出狀態(tài)轉換圖。仿真圖如下：用置數(shù)法將74LS90構成一種六進制計數(shù)器。參照圖7-8連接電路，并畫出狀態(tài)轉換圖。仿真圖如下：五、實驗總結1.實驗中應當注意集成塊功能端有效狀態(tài)。2.實現(xiàn)其她進制計數(shù)器時候要注意中斷狀態(tài)和反饋線解決。實驗八555定期器實驗目：熟悉定期器工作原理；熟悉555定期器典型應用；理解定期元件對輸出信號周期及脈沖寬度影響。實驗設備及其器件1、SAC-DM32數(shù)字電路實驗箱 1個2、555定期器、電阻、電容3、雙蹤示波器 1臺4、萬用表 1臺5、持續(xù)脈沖電源 1臺6、音頻信號源 1臺7、數(shù)字頻率計 1臺實驗原理555集成時基電路稱為集成定期器，是一種數(shù)字、模仿混合型中規(guī)模集成電路，其應用十分廣泛。該電路使用靈活、以便，只需外接少量阻容元件就可以構成單穩(wěn)、多諧和施密特觸發(fā)器，因而廣泛用于信號產(chǎn)生、變換、控制與檢測。它內(nèi)部電壓原則使用了三個5K電阻，故取名555電路。其電路類型有雙極型和CMOS型兩大類，兩者工作原理和構造相似。幾乎所有雙極型產(chǎn)品型號最后三位數(shù)碼都是555或556；所有CMOS產(chǎn)品型號最后四位數(shù)碼都是7555或7556，兩者邏輯功能和引腳排列完全相似，易于互換。555和7555是單定期器，556和7556是雙定期器。雙極型電壓是+5V~+15V，輸出最大電流可達200mA，CMOS型電源電壓是+3V~+18V。圖8-1555定期器內(nèi)部框圖555電路工作原理555電路內(nèi)部電路方框圖如圖8-1所示。它具有兩個電壓比較器，一種基本RS觸發(fā)器，一種放電開關T，比較器參照電壓由三只5KΩ電阻器構成分壓，它們分別使高電平比較器A1同相比較端和低電平比較器A2反相輸入端參照電平為和。A1和A2輸出端控制RS觸發(fā)器狀態(tài)和放電管開關狀態(tài)。當輸入信號輸入并超過時，觸發(fā)器復位，555輸出端3腳輸出低電平，同步放電，開關管導通；當輸入信號自2腳輸入并低于時，觸發(fā)器置位，5553腳輸出高電平，同步放電，開關管截止。是復位端，當其為0時，555輸出低電平。平時該端開路或接VCC。Vc是控制電壓端（5腳），平時輸出作為比較器A1參照電平，當5腳外接一種輸入電壓，即變化了比較器參照電平，從而實現(xiàn)對輸出另一種控制，在不接外加電壓時，普通接一種0.01uf電容器到地，起濾波作用，以消除外來干擾，以保證參照電平穩(wěn)定。T為放電管，當T導通時，將給接于腳7電容器提供低阻放電電路。555定期器典型應用（1）構成單穩(wěn)態(tài)觸發(fā)器圖8-2555構成單穩(wěn)態(tài)觸發(fā)器上圖8-2為由555定期器和外接定期元件R、C構成單穩(wěn)態(tài)觸發(fā)器。D為鉗位二極管，穩(wěn)態(tài)時555電路輸入端處在電源電平，內(nèi)部放電開關管T導通，輸出端Vo輸出低電平，當有一種外部負脈沖觸發(fā)信號加到Vi端。并使2端電位瞬時低于，低電平比較器動作，單穩(wěn)態(tài)電路即開始一種穩(wěn)態(tài)過程，電容C開始充電，Vc按指數(shù)規(guī)律增長。當Vc充電屆時，高電平比較器動作，比較器A1翻轉，輸出Vo從高電平返回低電平，放電開關管T重新導通，電容C上電荷不久經(jīng)放電開關管放電，暫態(tài)結束，恢復穩(wěn)定，為下個觸發(fā)脈沖來到作好準備。波形圖見圖8-3。圖8-3單穩(wěn)態(tài)觸發(fā)器波形圖暫穩(wěn)態(tài)持續(xù)時間Tw（即為延時時間）決定于外接元件R、C大小。Tw=1.1RC通