基于FPGA的通用網(wǎng)絡(luò)下載器硬件設(shè)計(jì)網(wǎng)絡(luò)下載器作為航天計(jì)算機(jī)地面檢測(cè)系統(tǒng)的重要組成部分，發(fā)揮著重要的作用。文中主要介紹了網(wǎng)絡(luò)下栽器的總體設(shè)計(jì)思路，給出了硬件模塊的設(shè)計(jì)原理圖。并在PCB設(shè)計(jì)中，對(duì)于LVDS接口、高速總線以及疊層的設(shè)計(jì)中給出了應(yīng)用參考，保證了系統(tǒng)硬件的可靠性，且在實(shí)際應(yīng)用中取得了穩(wěn)定的性能表現(xiàn)。隨著航天技術(shù)的發(fā)展，地面檢測(cè)設(shè)備作為大系統(tǒng)的重要組成部分，發(fā)揮著重要作用。通用下載器作為測(cè)試指令和測(cè)試數(shù)據(jù)上傳下發(fā)的重要通道，其可靠性和穩(wěn)定性備受關(guān)注，本文介紹了通用下載器的總體設(shè)計(jì)思路，給出了原理圖和PCB的設(shè)計(jì)參考，同時(shí)在實(shí)際測(cè)試中驗(yàn)證了該設(shè)計(jì)的可靠性和穩(wěn)定性。1系統(tǒng)概述該設(shè)備主要完成的功能是將70Mbit的數(shù)據(jù)包通過網(wǎng)口分包發(fā)送給接收設(shè)備，并發(fā)送控制數(shù)據(jù)給接收設(shè)備，從而接收來自接收設(shè)備的狀態(tài)數(shù)據(jù)。圖1系統(tǒng)原理框圖整個(gè)設(shè)備主要由ARM芯片和FPGA芯片組成，ARM芯片采用三星2440，F(xiàn)PGA選用Xilinx的XilinxSpartan6系列FPGA，型號(hào)為XC6SLX45F484，將FPGA掛在ARM的RAM接口下，其接口帶寬可達(dá)133M/5x4Byte=106MByte，通過100Mbit·s-1以太網(wǎng)網(wǎng)卡與PC上位機(jī)通信，通過LVDS接口來完成與下位機(jī)的數(shù)據(jù)和控制信息交互。FPGA通過一個(gè)FIFO接收ARM發(fā)送的數(shù)據(jù)，寫使能信號(hào)（fifo_wren）由ARM發(fā)送的片選信號(hào)（nce）和寫使能（nwe）控制，當(dāng)?shù)刂沸盘?hào)為0，nce和nwe同時(shí)有效時(shí)，F(xiàn)IFO被寫入數(shù)據(jù)（16位寬）。FIFO讀使能由FIFO空信號(hào)（fifo_empt_w）控制，當(dāng)FIFO有數(shù)據(jù)寫入時(shí)，F(xiàn)IFO空信號(hào)（fifo_empt_w）由低變高，觸發(fā)讀使能，數(shù)據(jù)被讀出，并經(jīng)LVDS后進(jìn)入下位機(jī)。FPGA通過另一個(gè)FIFO接收下位機(jī)發(fā)送的數(shù)據(jù)，寫使能信號(hào)（lvds_en_in）由下位機(jī)控制，使能信號(hào)為高后，下位機(jī)提供寫時(shí)鐘（lv_clk_in_wire），數(shù)據(jù)（8位寬）被寫入FIFO。FIFO讀使能（fifo_rden）由ARM發(fā)送的片選信號(hào)（nce）和寫使能信號(hào)（noe）控制，當(dāng)FIFO有數(shù)據(jù)寫入時(shí)，F(xiàn)IFO空信號(hào)（fifo_r_empt_w）由低變高，ARM檢測(cè)到此信號(hào)后使能nce和noe，并給出讀時(shí)鐘，F(xiàn)IFO數(shù)據(jù)被讀出。ARM通過100MBIT網(wǎng)口接收上位機(jī)發(fā)送的TCP/IP數(shù)據(jù)包，ARM將其解包使數(shù)據(jù)內(nèi)容通過ARM的RAM口發(fā)送給FPGA，而FPGA將數(shù)據(jù)包通過LVDS接口發(fā)送給接收設(shè)備。圖2FPGA模塊框圖下載器通過LVDS口接收來自接收設(shè)備發(fā)送的狀態(tài)數(shù)據(jù)包并緩存至FIFO中，接收完一幀后給ARM發(fā)送中斷信號(hào)，ARM接收到中斷信號(hào)通過RAM接口讀取FPGAFIFO中的狀態(tài)數(shù)據(jù)包并打包成TCP/IP數(shù)據(jù)包并通過100Mbit網(wǎng)口發(fā)送給上位機(jī)。2原理圖設(shè)計(jì)2.1電源設(shè)計(jì)系統(tǒng)采用5V直流供電，F(xiàn)PGA需要1.2V的核心電壓，2.5V的VCCAUX電壓，3.3V的bank電壓，RAM板與LVDS接口芯片sn551vds31/32均使用3.3V電壓供電，同時(shí)保證各個(gè)電壓等級(jí)互不影響，采用5V直接產(chǎn)生1.2V，2.5V和3.3V電壓的方式，其中FPGA的1.2V核心電壓采用開關(guān)電源LM2852，保證供電電壓的精度，提高了電源效率，2.5V和3.3V電流預(yù)估較大，為滿足系統(tǒng)長(zhǎng)時(shí)間工作的散熱，使用TI的電源模塊pth04070。圖3電源組成圖2.2網(wǎng)絡(luò)接口設(shè)計(jì)網(wǎng)絡(luò)接口使用DM9000芯片以及網(wǎng)絡(luò)接口芯片HR911103A組成，DM9000是一個(gè)全集成、功能強(qiáng)、性價(jià)比高的快速以太網(wǎng)MAC層控制器。其帶有一個(gè)通用處理器接口、EEPROM接口、10/100PHY和16kB的SRAM（其中13kB用來接收FIFO，3kB用來發(fā)送FIFO）。電源模塊采用單一電源，可分別兼容3.3V和5V的IO接口電平。設(shè)計(jì)采用3.3V電源供電，保證了系統(tǒng)的穩(wěn)定性，100m網(wǎng)口雙向通信帶寬為50Mbit·s-1（6MByte/s）。DM9000和2440連接了16條數(shù)據(jù)線，1條地址線，唯一地址線用于判斷數(shù)據(jù)線傳輸?shù)氖堑刂坊蚴菙?shù)據(jù)，所以這16條數(shù)據(jù)線為數(shù)據(jù)和地址復(fù)用，如圖4所示。圖4DM9000與2440連接圖2.3LVDS接口設(shè)計(jì)LVDS：LowVoltageDifferentialSignaling，低電壓差分信號(hào)。LVDS傳輸支持速率一般在155Mbit·s-1以上。LVDS是一種低擺幅的差分信號(hào)技術(shù)，其使得信號(hào)能在差分PCB線對(duì)或平衡電纜上以幾百M(fèi)bit·s-1的速率傳輸，其低壓幅和低電流驅(qū)動(dòng)輸出實(shí)現(xiàn)了低噪聲和低功耗。IEEE在兩個(gè)標(biāo)準(zhǔn)中對(duì)LVDS信號(hào)進(jìn)行了定義。ANSI/TIA/EIA-644中，推薦最大速率為655Mbit·s-1。設(shè)計(jì)采用了LV