第三章msp430基本外設(shè)38數(shù)模轉(zhuǎn)換器_第1頁(yè)
第三章msp430基本外設(shè)38數(shù)模轉(zhuǎn)換器_第2頁(yè)
第三章msp430基本外設(shè)38數(shù)模轉(zhuǎn)換器_第3頁(yè)
第三章msp430基本外設(shè)38數(shù)模轉(zhuǎn)換器_第4頁(yè)
第三章msp430基本外設(shè)38數(shù)模轉(zhuǎn)換器_第5頁(yè)
已閱讀5頁(yè)，還剩32頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

og數(shù)字量-->模擬量 Uo=Dn·UREF數(shù)字值數(shù)字值

DAC類型 --由阻值為R和2R的電阻反復(fù)級(jí)聯(lián)構(gòu)成的二進(jìn) --MSP430中的DAC12模塊采用的就是這種結(jié)構(gòu)DAC類型

7D/AD/A··· 4321

000

111DAC例如:R/2R4位DAC體系結(jié)構(gòu)--DAC話 放大 放大 揚(yáng)聲 定電壓值所需時(shí)間。最短可達(dá)0.1μS。轉(zhuǎn)換速率（SR）——–轉(zhuǎn)換器的模擬輸出值與數(shù)字輸入值同增同減DAC12所有的MSP430DAC12DAC12可直接 DAC12操作動(dòng)態(tài)范圍控制DAC分辨率8位或12(DAC12RES位滿量程輸出:1xVREF、2xVREF3xVREF(DAC12IR位和DAC12OG位輸入數(shù)據(jù)格式(DAC12DF位 000Vout=Vref×3×010Vout=Vref×2x0x1Vout=Vref×100Vout=Vref×3×110Vout=Vref×2×1X1Vout=Vref×DAC12DAC12DAC12LSELx=0:新寫入數(shù)據(jù)立即輸出DAC12LSELx=1:分組(數(shù)據(jù)被鎖存DAC12LSELx=2:數(shù)據(jù)在Timer_A的CCR1輸出信號(hào)的上升沿被鎖存DAC12LSELx=3:數(shù)據(jù)在Timer_B的CCR2輸出信號(hào)的上升沿被鎖存DAC12 DAC12輸出和DMA––這種結(jié)構(gòu)提供了更強(qiáng)的系統(tǒng)靈活性沒(méi)有必需要執(zhí)行的代碼低功耗更高的效率DAC12寄存器DAC12寄存器DAC12_xCTLDAC1264 64 3210 7575 DADAC112DADAC112R 9DAC12calibrationinitializedorinprogresswhenDAC12CALON=AC12LSEL09DAC12calibrationinitializedorinprogresswhenDAC12CALON=AC12LSEL0AC12LSEL01 12iiT8bitldDAC12_xDAT edeimer_A.OUT1

edeimer_B.OUT2DAC12寄存器DAC12_xCTL,DAC127

11 80

DAC12AC12SREFx

x

DAC12A DAC

DAC1

DAC1 2 2 1MP0 Straig DAC12off(high tGRP=12off(012off(0 1AMP0= AMP2AMP1AMP0= AMP2AMP1AMP0= AMP2AMP1AMP0= AMP2AMP1AMP0= AMP2AMP1AMP0= f:frequency(speed)I:current

Lowf/ILowf/ILowf/IMediumf/IMediumf/IHighf/I

Lowf/IMediumf/IHighf/IMediumf/IHighf/IHighf/IDAC12寄存器000001010011100101110111DAC12庫(kù)函數(shù) DAC12庫(kù)函數(shù)

(DAC12庫(kù)函數(shù)

Input Lowf/ Lowf/ Lowf/

OutputDAC12off(highZ)DAC12off(0V)Lowf/IMediumf/IHighf/I

Mediumf/ Mediumf/ Highf/

Mediumf/IHighf/IHighf/IDAC12庫(kù)函數(shù) A資源DAC12_0模塊采用VREF+作為參考電壓。因此在ADC12模式下需要

配置配置

按鈕SW2--DACDAC12配置滿量程輸出必須等于VREF+2.5V配置Timer_A寄存器每毫秒產(chǎn)生一次中斷使用ACLK時(shí)鐘信號(hào)作為時(shí)鐘源將Timer_A配置為向上計(jì)數(shù)模式，一直計(jì)數(shù)直到TAR值等于TACCR0值電壓斜坡產(chǎn)生器 暫停執(zhí)行應(yīng)用程序并且直接改變寄存器禁用DAC12EC位.這一位在之后需啟用請(qǐng)注意一些特殊的情況輸出0DAC12_0DAT DAC_0輸出=||=|DAC12_setData(MSP430_BASEADDRESS_DAC12_2, //DAC_0輸出DAC12_init(MSP430_BASEADDRESS_DAC12_2DAC12_VREF_INT,

P6.62.5V1DAC12_AMP_MEDIN_MEDOUT中速度/DAC12_calibrateOutput(MSP430_BASEADDRESS_DAC12_2, //中速度/電流TAR=TACCR0=

TARTACCTL0| TACTLTACLR|MC_1| 增計(jì)數(shù)模式#defineTIMER_PERIOD

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論