版圖設(shè)計(jì)師培訓(xùn)第3章版圖設(shè)計(jì)2023/2/61第三章版圖設(shè)計(jì)CMOSVLSI制造工藝簡(jiǎn)介晶體管版圖簡(jiǎn)介分層和連接工藝設(shè)計(jì)規(guī)則縱向連接圖通用設(shè)計(jì)步驟2023/2/62電路在芯片上的工作模擬10’45’’-13’52’’video2023/2/63版圖的層contactdiffmetal1metal2ndiffpdiffnwellpolyvia2023/2/65內(nèi)容硅工藝概述及CMOS工藝流程材料生長(zhǎng)與淀積刻蝕設(shè)計(jì)規(guī)則2023/2/66硅工藝概述及CMOS工藝流程硅晶圓確定晶體管的基底區(qū)域形成并繪制多晶硅柵的圖案確定有源區(qū)為接觸孔開(kāi)孔確定互連層用鈍化層覆蓋芯片為連線(xiàn)綁定形成鈍化層開(kāi)孔2023/2/67單晶硅的生長(zhǎng)籽晶熔融多晶硅熱屏蔽水套單晶硅石英坩鍋碳加熱部件單晶拉伸與轉(zhuǎn)動(dòng)機(jī)械坩堝籽晶單晶2023/2/69單晶硅的生長(zhǎng)為了在最后得到所需電阻率的晶體，摻雜材料被加到拉單晶爐的熔體中，晶體生長(zhǎng)中最常用的摻雜雜質(zhì)是生產(chǎn)p型硅的三價(jià)硼或者生產(chǎn)n型硅的五價(jià)磷。硅中的摻雜濃度范圍可以用字母和上標(biāo)來(lái)表示，如下表所示2023/2/610單晶硅的生長(zhǎng)video2023/2/611Wafer制備過(guò)程video2023/2/613Wafer2023/2/614硅工藝概述及CMOS工藝流程Siliconwafershowingdiesites.YieldRETURN2023/2/615確定晶體管的基底區(qū)域(a)有外延層的初始圓片1）首先生長(zhǎng)外延層，再生長(zhǎng)SiO2層，其厚度以離子注入不能穿透為原則。2023/2/617確定晶體管的基底區(qū)域

N阱的形成N阱注入：掩膜版決定哪些區(qū)域進(jìn)行注入得到N阱，通過(guò)涂膠、甩膠、光刻、顯影，將N阱的區(qū)域顯示出來(lái)，而光刻膠圖形覆蓋了硅片上的特定區(qū)域，將其保護(hù)起來(lái)免于離子注入。粒子注入后，然后將去掉硅片上的膠，隨后經(jīng)過(guò)一些列化學(xué)濕法清洗去除殘留在硅片上的光刻膠以及其他的雜質(zhì)。退火：經(jīng)過(guò)清洗后的硅片將被轉(zhuǎn)移到擴(kuò)散區(qū)，經(jīng)過(guò)清洗后進(jìn)入到退火爐。退火產(chǎn)生：裸露的硅片生長(zhǎng)出一層新的阻擋氧化層。高溫使得雜質(zhì)向硅中擴(kuò)散；注入引起的傷害得到恢復(fù)；激活雜質(zhì)和硅之間的共價(jià)鍵。2023/2/618確定晶體管的基底區(qū)域(b)在p外延層中形成n阱

2）用n阱的掩膜版進(jìn)行光刻，用離子注入法摻雜磷或砷，形成n阱氧化爐(c)用氮化物/氧化物確定有源區(qū)，硅片刻蝕3）用氧化工藝生長(zhǎng)薄二氧化硅層；用淀積工藝淀積Si3N4，用有源區(qū)的掩膜版光刻有源區(qū)，為場(chǎng)區(qū)開(kāi)出窗口。

2023/2/619確定晶體管的基底區(qū)域Dual-WellandFOXvideo2023/2/621形成并繪制多晶硅柵的圖案晶體管中柵結(jié)構(gòu)的制作是流程當(dāng)中最關(guān)鍵的一步，因?yàn)樗俗畋〉臇叛趸瘜拥臒嵘L(zhǎng)以及多晶硅柵的形成，而后者是整個(gè)集成電路工藝中物理尺度最小的結(jié)構(gòu)。

1）柵氧化層的生長(zhǎng)：在高溫氧化爐中生成一層20~50埃的sio2層

2）多晶硅淀積：利用化學(xué)汽相淀積設(shè)備形成厚度為5000埃的多晶硅。

3）第三層掩膜，多晶硅柵：在光刻區(qū)，利用紫外線(xiàn)光刻第三層掩膜版。

4）多晶硅柵刻蝕2023/2/622形成并繪制多晶硅柵的圖案柵極氧化條件：1Pa，950℃，3%HCL，11mindiffustime=11temp=926.966dryo2press=0.984283hcl.pc=32023/2/623形成并繪制多晶硅柵的圖案為調(diào)整閾值電壓而進(jìn)行的離子注入條件：硼劑量9.5*1011cm-2，注入能量10keV，tilt為7o，rotation為30oimplantborondose=9.5e11energy=10tilt=7rotation=30crystal2023/2/625形成并繪制多晶硅柵的圖案淀積多晶硅柵要求：Polysilicon，厚度為0.2um，GridSpecification的Totalnumberoflayers為10depositpolysiliconthick=0.20divisions=102023/2/626形成并繪制多晶硅柵的圖案選擇性刻蝕多晶硅，得到多晶硅的柵極定義要求：x=0.35um處left的Polysilicon被Etchetchpolysiliconleftp1.x=0.352023/2/627確定有源區(qū)砷注入(h)pSelect掩膜與硼注入(i)nSelect掩膜與砷注入（10）

n管光刻和注入磷，形成n+區(qū)。（9）

p管光刻和注入硼，形成p＋區(qū)。2023/2/629確定有源區(qū)IonImplantationvideo2023/2/630確定有源區(qū)源/漏極注入和退火條件：Arsenic劑量5*1015cm-2，注入能量50keV，tilt為7o，rotation為30oimplantarsenicdose=5e15energy=50tilt=7rotation=0crystal為修復(fù)注入造成的晶格損傷，需進(jìn)行短暫的退火。條件：1Pa，900oC，1min，Ambient為Nitrogen，Method為Fermidiffustime=1temp=900nitropress=1.00RETURN2023/2/631為接觸開(kāi)孔在所有的有源區(qū)形成金屬接觸。

1）氧化物的淀積：利用CVD工藝在硅表面淀積氧化物。

2）刻孔：通過(guò)有源區(qū)接觸孔掩膜在氧化物上刻蝕出孔

3）填充金屬材料：刻孔后，在孔中填充以金屬塞的材料如鎢。2023/2/632為接觸開(kāi)孔(j)退火和CVD氧化后（11）硅片表面生長(zhǎng)SiO2薄膜。(k)CVD氧化層中有源區(qū)接觸及鎢塞形成之后（12）接觸孔光刻，接觸孔腐蝕，填充鎢。2023/2/633為接觸開(kāi)孔R(shí)ETURNContactandRoutevideo2023/2/634確定互連層在晶體管之間或晶體管和其他接觸之間布金屬連接線(xiàn)。

1）淀積第一層金屬并且用Metal1掩膜使它形成圖案；

2）第一層層間介質(zhì)氧化物淀積：利用化學(xué)氣相淀積設(shè)備在硅表面形成一層氧化物，用于填充介質(zhì)，通孔作在這個(gè)層上。

3）氧化物拋光：拋光后的厚度大約為8000埃。

4）用同樣的方式加入更多的金屬層

2023/2/635確定互連層(l)金屬1涂層及圖案形成（13）淀積鋁，反刻鋁，形成鋁連線(xiàn)。2023/2/636確定互連層video2023/2/637多晶硅、金屬層和鎢塞的顯微照片多晶硅金屬層鎢塞Mag.17,000X2023/2/638互連層2023/2/639用鈍化層覆蓋芯片在所有的金屬層形成之后，隨后生長(zhǎng)頂層氮化硅。這一層氮化硅稱(chēng)為鈍化層。其目的是保護(hù)芯片免受潮氣、劃傷以及沾污的影響。利用壓焊塊掩膜刻蝕出壓焊塊，實(shí)現(xiàn)芯片與外界的電連接。Bondingpadstructure.2023/2/640硅工藝概述及CMOS工藝流程簡(jiǎn)單總結(jié)video2023/2/641CMOS工藝流程中的主要制造步驟氧化硅襯底SiO2oxygen光刻膠顯影SiO2光刻膠涂膠光刻膠掩膜版-硅片對(duì)齊與曝光掩膜紫外線(xiàn)曝光過(guò)的光刻膠曝光的光刻膠GSD形成有源區(qū)氮化硅頂部SDG氮化硅氣體氮化硅淀積接觸孔SDG接觸孔刻蝕離子注入resistoxDG掃描離子束S金屬淀積與刻蝕drainSDG金屬接觸孔多晶硅淀積多晶硅硅烷氣體參雜氣體氧化(柵氧)柵氧化物氧氣光刻膠去除oxideRFPower離子化的氧氣氧化硅刻蝕光刻膠RFPower離子化的CF4氣體多晶硅光刻與刻蝕RFPoweroxide離子CCl4

氣體polygateRFPower2023/2/642硅工藝概述及CMOS工藝流程演示：制造流程演示2023/2/643加工步驟的橫截面示例2023/2/644工藝改進(jìn)輕摻雜漏區(qū)LDD硅化物silicide全銅互連2023/2/645工藝改進(jìn)輕摻雜漏區(qū)LDDSequenceforcreatingalightlydopeddrainnFET.由于在器件尺寸縮小的過(guò)程中，電源電壓不可能和器件尺寸按同樣比例縮小，這樣導(dǎo)致MOS器件內(nèi)部電場(chǎng)增強(qiáng)。當(dāng)MOS器件溝道中的電場(chǎng)強(qiáng)度超過(guò)100kV/cm時(shí)，電子在兩次散射間獲得的能量將可能超過(guò)它在散射中失去的能量，從而使一部分電子的能量顯著高于熱平衡時(shí)的平均動(dòng)能而成為熱電子。高能量的熱電子將嚴(yán)重影響MOS器件和電路的可靠性。熱電子效應(yīng)主要表現(xiàn)在以下三個(gè)方面：（1）熱電子向柵氧化層中發(fā)射；（2）熱電子效應(yīng)引起襯底電流；（3）熱電子效應(yīng)引起柵電流。LDDnFET2023/2/646工藝改進(jìn)硅化物silicide原因：即使重?fù)诫s的POLY，其Rs也有約25歐姆或更大，限制了其作為互連材料的應(yīng)用。polysidesalicideLDDnFETwithsilicidedgateandcontacts.2023/2/647工藝改進(jìn)全銅互連Cu的電阻率是Al的約一半Cu為重金屬，可避免電遷移CopperpatterningusingtheDamasceneprocess.Dual-Damascenestructurewithcoppervias.2023/2/648材料生長(zhǎng)與淀積二氧化硅SiO2氮化硅SiN4多晶硅POLY金屬化摻雜硅層化學(xué)機(jī)械拋光刻蝕清洗2023/2/649材料生長(zhǎng)與淀積二氧化硅SiO2極好的電絕緣體能很好地附著在大多數(shù)材料上能在晶圓上生長(zhǎng)或淀積SiO2的作用柵氧：柵電容介質(zhì)場(chǎng)氧：有源區(qū)之間的電隔離層間介質(zhì)：多層金屬互連線(xiàn)之間的電絕緣擴(kuò)散時(shí)的掩蔽層，離子注入的(有時(shí)與光刻膠、Si3N4層一起使用)阻擋層二氧化硅SiO2的分類(lèi)熱氧化層CVD氧化層2023/2/650材料生長(zhǎng)與淀積熱氧化層干氧氧化Si+O2→SiO2濕氧氧化Si+2H2O→SiO2+2H2Thermaloxidegrowth.消耗的硅層厚度：xSi≈0.46xox

干法氧化生成的SiO2，具有結(jié)構(gòu)致密、干燥、均勻性和重復(fù)性好，掩蔽能力強(qiáng)，與光刻膠粘附好等優(yōu)點(diǎn)，是一種很理想的鈍化膜。目前制備高質(zhì)量的SiO2薄膜基本上都采用這種方法，例如MOS晶體管的柵氧化層。干法氧化的生長(zhǎng)速率慢，所以經(jīng)常同濕法氧化相結(jié)合來(lái)生長(zhǎng)SiO2。

2023/2/651材料生長(zhǎng)與淀積熱氧化video2023/2/652材料生長(zhǎng)與淀積CVD氧化層SiH4（氣體）+2O2（氣體）→SiO2（固體）

+2H2（氣體）CVDoxideprocess.2023/2/653材料生長(zhǎng)與淀積氮化硅Si3N4因阻擋作用可作鈍化層電容介質(zhì)生成技術(shù)3SiH4（氣體）+4NH3（氣體）→Si3N4（固體）

+12H2（氣體）2023/2/654材料生長(zhǎng)與淀積CVDvideo2023/2/655材料生長(zhǎng)與淀積多晶硅柵極自對(duì)準(zhǔn)時(shí)的阻擋層多晶電阻、電容SiH4→Si+2H22023/2/656材料生長(zhǎng)與淀積金屬化video2023/2/657材料生長(zhǎng)與淀積金屬化互連線(xiàn)的形成：蒸發(fā)、濺射鋁：電遷移互連線(xiàn)電流密度：Visualizationofelectromigrationeffects