信號完整性分析

有兩類設計人員……

已經(jīng)遇到信號完整性問題的人員

和將要遇到信號完整性問題的人員內(nèi)容介紹信號完整性設計波形完整性電源完整性時序完整性（暫時不講）高速PCB技術(shù)疊層、布線、電源信號完整性設計信號完整性定義波形完整性信號完整性定義信號完整性（SignalIntegrity，簡稱SI）是指在信號線上的信號質(zhì)量。信號完整性內(nèi)容波形完整性（Waveformintegrity）電源完整性（Powerintegrity）時序完整性（Timingintegrity）信號完整性分析的目的就是用最小的成本，最快的時間使產(chǎn)品達到波形完整性、時序完整性、電源完整性的要求信號完整性設計信號完整性定義波形完整性

傳輸線，串擾常見的傳輸線同軸電纜實物照片雙絞線實物照片什么情況用傳輸線方式考慮（一）集總模型(lumpedmodel)FR4PCB板大約為15cm=1ns傳統(tǒng)的TTL邏輯變換的速度約為10nsVAA’=VBB’與IA=IB什么情況用傳輸線方式考慮（一）分布模型(distributedmodel)例如0.5ns的上升沿在傳輸線上的電壓會不一致VAA’≠VBB’與IA≠IB什么情況用傳輸線方式考慮（二）當導線長度能夠和波長進行比擬的時候，就應該按照傳輸線考慮問題1GHz，pcb板上的波長

λ=Vp/f=1.5*108/109 =0.15m基爾霍夫定律已經(jīng)不能適用傳輸線的分類僅從PCB設計角度來看，我們只能碰到兩種傳輸線：帶狀線（stripline）微帶線（microstrip）從信號質(zhì)量的保證來講：帶狀線優(yōu)于微帶線從EMI/EMC角度講：帶狀線優(yōu)于微帶線信號傳輸速度：微帶線優(yōu)于帶狀線需要注意的兩點：時延和阻抗FR4微帶線信號速度1.7-1.8*10^8帶狀線信號速度1.5-1.6*10^8傳輸線特征阻抗及無損耗模型特征阻抗是指信號沿傳輸線傳播時，信號看到的瞬間阻抗的值無損模型：R=0，G=0。傳輸線特性PCB上衰減主要取決于——G特征阻抗取決于L，C信號速度4.2~4.4高頻時，？4.2一次反射的過程反射當信號在線終端處的阻抗不連續(xù)點被反射時，信號的一部分將反射回源頭。當反射信號到達源頭時，若源頭端阻抗不等于傳輸線阻抗將產(chǎn)生二次反射。接著，由于傳輸線的兩端都存在阻抗不連續(xù)，信號將在驅(qū)動線路和接收線路之間來回反射，最終達到直流穩(wěn)態(tài)。端接源端匹配要求緩沖器阻抗和電阻值的和等于傳輸線的特征阻抗終端匹配串擾串擾是指當信號在傳輸線上傳播時，因電磁耦合對相鄰的傳輸線產(chǎn)生的不期望的電壓噪聲。前向串擾、后向串擾容性耦合和感性耦合在前向和后向產(chǎn)生耦合電流。對應的串擾叫前向串擾（又名遠端串擾）和后向串擾（又名近端串擾）。微帶線和帶狀線的串擾前向串擾：由互感和互容引起的，兩者在被侵害網(wǎng)絡上引起的耦合電流方向相反。信號線走在內(nèi)層時，兩者引起的串擾大小基本相同，方向相反，從而大部分相互抵消。這時候前向串擾對信號的影響可以忽略不計了，后向串擾成為我們關(guān)注的重點。所以要求所有高速信號和時鐘信號盡量走在內(nèi)層。減小串擾的方法減小串擾的方法就是想辦法減小互感和互容。通過上面的仿真結(jié)果，我們可以得出常用的減小串擾的方法：盡量走帶狀線，少走微帶線減小相鄰走線的并行長度增大相鄰走線的間距減小走線層和平面層的距離使用信號沿較緩的器件串擾的其他注意點除了上面我們通過仿真得到的一些減小串擾的方法外，串擾的其它注意點還包括：1、串擾隨電路中負載的變化而變化，對于相同的拓撲結(jié)構(gòu)和布線情況，負載越大，串擾越大2、對于多條平行線的情況，其中某一線上的串擾為其它各條線各自對其串擾的綜合結(jié)果，某