本科課程設(shè)計(jì)報(bào)告課程名稱：CPLD/FPGA應(yīng)用設(shè)計(jì)課程設(shè)計(jì)題目交通燈控制器實(shí)驗(yàn)地點(diǎn)：中區(qū)采礦樓二層專業(yè)班級(jí)：電信學(xué)號(hào)：學(xué)生姓名：2014年6月17日

目錄第一章緒論 11.1EDA技術(shù)的概述 11.1.1EDA技術(shù)發(fā)展歷史 11.1.2EDA技術(shù)的基本特征 11.2VHDL硬件描述語(yǔ)言 2VHDL設(shè)計(jì)的特點(diǎn) 2第二章系統(tǒng)設(shè)計(jì)要求與內(nèi)容 42.1課程設(shè)計(jì)交通燈控制系統(tǒng)要求 42.2設(shè)計(jì)思路 42.2.1交通燈控制器原理框圖 42.2.2控制情況表 52.2.3設(shè)計(jì)電路原理圖 6第三章系統(tǒng)設(shè)計(jì)方案 73.1設(shè)計(jì)模塊與程序 73.1.1交通燈控制器JTDKZ設(shè)計(jì)模塊與程序 73.1.2顯示控制單元CSKZ設(shè)計(jì)模塊與程序 93.1.3倒計(jì)時(shí)45s——CNT45s設(shè)計(jì)模塊與程序 103.1.4倒計(jì)時(shí)25s——CNT25s設(shè)計(jì)模塊與程序 123.1.5倒計(jì)時(shí)5s——CNT05s的設(shè)計(jì)模塊與程序 133.2管腳定義 153.3時(shí)序仿真結(jié)果 153.4實(shí)驗(yàn)調(diào)試結(jié)果 16第四章心得體會(huì) 17參考文獻(xiàn) 18第18頁(yè)共18頁(yè)第1頁(yè)共22頁(yè)第一章緒論1.1EDA技術(shù)的概述EDA是在電子電路CAD(ComputerAidedDesign，計(jì)算機(jī)輔助設(shè)計(jì))的基礎(chǔ)上發(fā)展起來(lái)的計(jì)算機(jī)軟件系統(tǒng)。EDA技術(shù)就是依賴功能強(qiáng)大的計(jì)算機(jī)，在EDA工具軟件平臺(tái)上，對(duì)以硬件描述語(yǔ)言HDL(HardwareDescriptionLanguage)為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合(布局布線)，以及邏輯優(yōu)化和仿真測(cè)試，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。EDA技術(shù)使得設(shè)計(jì)者的工作僅限于利用軟件的方式，即利用硬件描述語(yǔ)言和EDA軟件來(lái)完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)，這是電子設(shè)計(jì)技術(shù)的一個(gè)巨大進(jìn)步。1.1.1EDA技術(shù)發(fā)展歷史①20世紀(jì)70年代為計(jì)算機(jī)輔助設(shè)計(jì)(CAD，ComputerAidedDesign)階段。人們開(kāi)始用計(jì)算機(jī)輔助進(jìn)行IC版圖編輯、PCB布局布線，取代了手工操作。②20世紀(jì)80年代為計(jì)算機(jī)輔助工程CAE，ComputerAidedEn出neering)階段。與CAD相比，CAE除了有純粹的圖形繪制功能外，又增加了電路功能設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì)，并且通過(guò)電氣連接網(wǎng)絡(luò)表將兩者結(jié)合在一起，實(shí)現(xiàn)了工程設(shè)計(jì)。CAE的主要功能是：原理圖輸入、邏輯仿真、電路分析、自動(dòng)布局布線、PCB后分析。③20世紀(jì)90年代為電子設(shè)計(jì)自動(dòng)化(EDA)階段。1.1.2EDA技術(shù)的基本特征EDA代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向。它的基本特征是：設(shè)計(jì)人員按照“自頂向下”的設(shè)計(jì)方法，對(duì)整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分。系統(tǒng)的關(guān)鍵電路用一片或幾片專用集成電路(ASIC，ApplicationSpecificIntegratedCircnit)實(shí)現(xiàn)，然后采用硬件描述語(yǔ)言(HDlHardwareDescriptionLanguage)完成系統(tǒng)行為級(jí)設(shè)計(jì)，最后通過(guò)綜合器和適配器生成最終的目標(biāo)器件，這樣的設(shè)計(jì)方法被稱為高層次的電子設(shè)計(jì)方法。1.2VHDL硬件描述語(yǔ)言美國(guó)國(guó)防部在1981年提出了一種新的HDL，稱為VHSICHardwareDe—scriptionLanguage，簡(jiǎn)稱為VHDL。VHDL是超高速集成電路硬件描述語(yǔ)言(Very—High-SpeedIntegratedCircuitHardwareDescriptionLanguage)的縮寫(xiě)。VHDL符合美國(guó)電氣和電子工程師協(xié)會(huì)標(biāo)準(zhǔn)(IEEE1076標(biāo)準(zhǔn))，它可以用一種形式化的方法來(lái)描述數(shù)字電路和設(shè)計(jì)數(shù)字邏輯系統(tǒng)。利用VHDL進(jìn)行自頂向下的電路設(shè)計(jì)，并結(jié)合一些先進(jìn)的EDA工具軟件(例如MAXPLUSII、EWB和Protel等)，可以極大地縮短產(chǎn)品的設(shè)計(jì)周期，加快產(chǎn)品進(jìn)入市場(chǎng)的步伐，在當(dāng)前高速發(fā)展的信息時(shí)代，可以更好地把握商機(jī)。14．1VHDL編程思想VHDL必須適應(yīng)實(shí)際電路系統(tǒng)的工作方式，以并行和順序的多種語(yǔ)句方式來(lái)描述在同一時(shí)刻中所有可能發(fā)生的事件?？梢哉J(rèn)為，VHDL具有描述由相關(guān)和不相關(guān)的多維時(shí)空組合的復(fù)合體系統(tǒng)的功能。因此，要求系統(tǒng)設(shè)計(jì)人員擺脫一維的思維模式，以多維并發(fā)的思路來(lái)完成VHDL的程序設(shè)計(jì)。一個(gè)成功的VHDL工程設(shè)計(jì)，對(duì)其評(píng)判的標(biāo)準(zhǔn)包括：是否能完成功能要求、滿足速度要求，并考慮其可靠性以及資源的占用情況。在具體的工程設(shè)計(jì)中，必須清楚軟件程序和硬件構(gòu)成之間的聯(lián)系，在考慮語(yǔ)句能夠?qū)崿F(xiàn)的功能的同時(shí)，要考慮實(shí)現(xiàn)這些功能可能付出的硬件代價(jià)。在編程過(guò)程中，某個(gè)不恰當(dāng)?shù)恼Z(yǔ)句、算法或可省去的操作都可能帶來(lái)硬件資源的浪費(fèi)。因此，在保證完成功能的情況下，應(yīng)該盡量合理且有效地利用VHDL語(yǔ)言所提供的各種有利的語(yǔ)法條件，盡量地優(yōu)化算法，從而節(jié)約硬件資源。VHDL設(shè)計(jì)的特點(diǎn)①用VHDL代碼而不是原理圖進(jìn)行設(shè)計(jì)，意味著整個(gè)電路板的模型及其性能可用計(jì)算機(jī)模擬進(jìn)行驗(yàn)證。②VHDL元件的設(shè)計(jì)與工藝無(wú)關(guān)，與工藝獨(dú)立，方便工藝轉(zhuǎn)換。設(shè)計(jì)出來(lái)的元件放在庫(kù)中，想用時(shí)可以隨時(shí)調(diào)用。在傳統(tǒng)的原理圖設(shè)計(jì)中，設(shè)計(jì)者在設(shè)計(jì)時(shí)必須手工檢查與工藝有關(guān)的因素，如時(shí)序、面積、驅(qū)動(dòng)強(qiáng)度、元件選擇和扇出。有了VHDL后，無(wú)需考慮電路的功能、需求說(shuō)明中的需求、電路的驅(qū)動(dòng)能力和延時(shí)等與工藝有關(guān)的因素，使設(shè)計(jì)者可計(jì)算機(jī)系統(tǒng)設(shè)計(jì)注重其功能，即需求的實(shí)現(xiàn)，而不必對(duì)不影響功能但與工藝有關(guān)的因素花費(fèi)過(guò)多的精力去排除。③VHDL支持各種設(shè)計(jì)方法，自頂向下、自底向上或混合的都可以。VHDL還支持高層次設(shè)計(jì)，使設(shè)計(jì)生命周期延長(zhǎng)。④可進(jìn)行從系統(tǒng)級(jí)到邏輯級(jí)即最抽象的到最精確的跨越多層次的描述，即混合描述。⑤VHDL區(qū)別于其他的HDL，已形成標(biāo)準(zhǔn)，其代碼在不同的EDA系統(tǒng)中可交換建模。

第二章系統(tǒng)設(shè)計(jì)要求與內(nèi)容2.1課程設(shè)計(jì)交通燈控制系統(tǒng)要求設(shè)計(jì)一個(gè)由一條主干道和一條支干道的匯合點(diǎn)形成的十字交叉路口的交通燈控制器，具體求如下：1、主、支干道各設(shè)一個(gè)綠、黃、紅指示燈用于指示狀態(tài)，兩位顯示數(shù)碼管用于顯示倒計(jì)時(shí)時(shí)間。2、當(dāng)主、支道均有車(chē)時(shí)，兩者交替允許通行，主干道每次放行45s,支干道次每放行25s，在每次由綠燈轉(zhuǎn)換為紅燈時(shí)，要有5s的黃燈作為過(guò)渡。應(yīng)有倒計(jì)時(shí)顯示。3、特殊功能，智能交通燈控制：若支干道無(wú)車(chē)時(shí)，主干道處于常允許通行狀態(tài)。2.2設(shè)計(jì)思路2.2.1交通燈控制器原理框圖交通燈控制器原理框圖如下圖所示，包括置數(shù)模塊、計(jì)數(shù)模塊、主控制器模塊和譯碼器模塊。置數(shù)模塊將交通燈的點(diǎn)亮?xí)r間預(yù)置到置數(shù)電路中，計(jì)數(shù)模塊以秒為單位倒計(jì)時(shí)，當(dāng)計(jì)數(shù)值減為零時(shí)，主控電路改變輸出狀態(tài)，電路進(jìn)入下一個(gè)狀態(tài)的倒計(jì)時(shí)。其中，核心部分是主控制模塊。主控制器主控制器清零紅綠黃特殊狀態(tài)紅綠黃定時(shí)計(jì)數(shù)器置數(shù)器譯碼器顯示器2.2.2控制情況表狀態(tài)主干道主干道倒時(shí)支干道主干道倒計(jì)時(shí)1綠燈亮45紅燈亮502黃燈亮5紅燈亮3紅燈亮30綠燈亮254紅燈亮黃燈亮52.2.3設(shè)計(jì)電路原理圖

第三章系統(tǒng)設(shè)計(jì)方案3.1設(shè)計(jì)模塊與程序3.1.1交通燈控制器JTDKZ設(shè)計(jì)模塊與程序交通燈控制器JTDKZ原理圖模塊libraryieee;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYJTDKZISPORT(CLK,SM,SB:INSTD_LOGIC;MR,MY,MG,BR,BY,BG:OUTSTD_LOGIC);ENDJTDKZ;ARCHITECTUREARTOFJTDKZISTYPESTATE_TYPEIS(A,B,C,D);SIGNALBEGINCNT:PROCESS(CLK)ISVARIABLES:INTEGERVARIABLECLR,EN:BIT;BEGINIF(CLK'EVENTANDCLK='1')THENIFCLR='0'THENS:=0;ELSIFEN='0'THENS:=S;ELSES:=S+1;ENDIF;CASEWHENA=>MR<='0';MY<='0';MG<='1';BR<='1';BY<='0';BG<='0';IF(SBANDSM)='1'THENIFS=45THENSTATE<=B;CLR:='0';EN:='0';ELSESTATE<=A;CLR:='1';EN:='1';ENDIF;ELSIF(SBAND(NOTSM))='1'THENSTATE<=B;CLR:='0';EN:='0';ELSESTATE<=A;CLR:='1';EN:='1';ENDIF;WHENB=>MR<='0';MY<='1';MG<='0';BR<='1';BY<='0';BG<='0';IFS=5THENSTATE<=C;CLR:='0';EN:='0';ELSESTATE<=B;CLR:='1';EN:='1';ENDIF;WHENC=>MR<='1';MY<='0';MG<='0';BR<='0';BY<='0';BG<='1';IF(SMANDSB)='1'THENIFS=25THENSTATE<=D;CLR:='0';EN:='0';ELSESTATE<=C;CLR:='1';EN:='1';ENDIF;ELSIFSB='0'THENSTATE<=D;CLR:='0';EN:='0';ELSESTATE<=C;CLR:='1';EN:='1';ENDIF;WHEND=>MR<='1';MY<='0';MG<='0';BR<='0';BY<='1';BG<='0';IFS=5THENSTATE<=A;CLR:='0';EN:='0';ELSESTATE<=D;CLR:='1';EN:='1';ENDIF;ENDCASE;ENDIF;ENDPROCESSCNT;ENDARCHITECTUREART;3.1.2顯示控制單元CSKZ設(shè)計(jì)模塊與程序顯示控制單元CSKZ原理圖模塊源程序：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCSKZISPORT(EN45,EN25,EN05M,EN05B:INSTD_LOGIC;AIN45M,AIN45B:INSTD_LOGIC_VECTOR(7DOWNTO0);AIN25M,AIN25B,AIN05:INSTD_LOGIC_VECTOR(7DOWNTO0);DOUTM,DOUTB:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDENTITYCSKZ;ARCHITECTUREARTOFCSKZISBEGINPROCESS(EN45,EN25,EN05M,EN05B)ISBEGINIFEN45='1'THENDOUTM<=AIN45M(7DOWNTO0);DOUTB<=AIN45B(7DOWNTO0);ELSIFEN05M='1'THENDOUTM<=AIN05(7DOWNTO0);DOUTB<=AIN05(7DOWNTO0);ELSIFEN25='1'THENDOUTM<=AIN25M(7DOWNTO0);DOUTB<=AIN25B(7DOWNTO0);ELSIFEN05B='1'THENDOUTM<=AIN05(7DOWNTO0);DOUTB<=AIN05(7DOWNTO0);ENDIF;ENDPROCESS;ENDARCHITECTUREART;3.1.3倒計(jì)時(shí)45s——CNT45s設(shè)計(jì)模塊與程序倒計(jì)時(shí)45s——CNT45s的原理圖模塊：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT45SISPORT(SB,CLK,EN45:INSTD_LOGIC;DOUT45M,DOUT45B:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDCNT45S;ARCHITECTUREARTOFCNT45SISSIGNALCNT6B:STD_LOGIC_VECTOR(5DOWNTO0);BEGINPROCESS(SB,CLK,EN45)ISBEGINIFSB='0'THENCNT6B<=CNT6B-CNT6B-1;ELSIF(CLK'EVENTANDCLK='1')THENIFEN45='1'THENCNT6B<=CNT6B+1;ELSIFEN45='0'THENCNT6B<=CNT6B-CNT6B-1;ENDIF;ENDIF;ENDPROCESS;PROCESS(CNT6B)ISBEGINCASECNT6BISWHEN"000000"=>DOUT45M<="01000101";DOUT45B<="01010000";WHEN"000001"=>DOUT45M<="01000100";DOUT45B<="01001001";WHEN"000010"=>DOUT45M<="01000011";DOUT45B<="01001000";WHEN"000011"=>DOUT45M<="01000010";DOUT45B<="01000111";WHEN"000100"=>DOUT45M<="01000001";DOUT45B<="01000110";WHEN"000101"=>DOUT45M<="01000000";DOUT45B<="01000101";WHEN"000110"=>DOUT45M<="00111001";DOUT45B<="01000100";WHEN"000111"=>DOUT45M<="00111000";DOUT45B<="01000011";WHEN"001000"=>DOUT45M<="00110111";DOUT45B<="01000010";WHEN"001001"=>DOUT45M<="00110110";DOUT45B<="01000001";WHEN"001010"=>DOUT45M<="00110101";DOUT45B<="01000000";WHEN"001011"=>DOUT45M<="00110100";DOUT45B<="00111001";WHEN"001100"=>DOUT45M<="00110011";DOUT45B<="00111000";WHEN"001101"=>DOUT45M<="00110010";DOUT45B<="00110111";WHEN"001110"=>DOUT45M<="00110001";DOUT45B<="00110110";WHEN"001111"=>DOUT45M<="00110000";DOUT45B<="00110101";WHEN"010000"=>DOUT45M<="00101001";DOUT45B<="00110100";WHEN"010001"=>DOUT45M<="00101000";DOUT45B<="00110011";WHEN"010010"=>DOUT45M<="00100111";DOUT45B<="00110010";WHEN"010011"=>DOUT45M<="00100110";DOUT45B<="00110001";WHEN"010100"=>DOUT45M<="00100101";DOUT45B<="00110000";WHEN"010101"=>DOUT45M<="00100100";DOUT45B<="00101001";WHEN"010110"=>DOUT45M<="00100011";DOUT45B<="00101000";WHEN"010111"=>DOUT45M<="00100010";DOUT45B<="00100111";WHEN"011000"=>DOUT45M<="00100001";DOUT45B<="00100110";WHEN"011001"=>DOUT45M<="00100000";DOUT45B<="00100101";WHEN"011010"=>DOUT45M<="00011001";DOUT45B<="00100100";WHEN"011011"=>DOUT45M<="00011000";DOUT45B<="00100011";WHEN"011100"=>DOUT45M<="00010111";DOUT45B<="00100010";WHEN"011101"=>DOUT45M<="00010110";DOUT45B<="00100001";WHEN"011110"=>DOUT45M<="00010101";DOUT45B<="00100000";WHEN"011111"=>DOUT45M<="00010100";DOUT45B<="00011001";WHEN"100000"=>DOUT45M<="00010011";DOUT45B<="00011000";WHEN"100001"=>DOUT45M<="00010010";DOUT45B<="00010111";WHEN"100010"=>DOUT45M<="00010001";DOUT45B<="00010110";WHEN"100011"=>DOUT45M<="00010000";DOUT45B<="00010101";WHEN"100100"=>DOUT45M<="00001001";DOUT45B<="00010100";WHEN"100101"=>DOUT45M<="00001000";DOUT45B<="00010011";WHEN"100110"=>DOUT45M<="00000111";DOUT45B<="00010010";WHEN"100111"=>DOUT45M<="00000110";DOUT45B<="00010001";WHEN"101000"=>DOUT45M<="00000101";DOUT45B<="00010000";WHEN"101001"=>DOUT45M<="00000100";DOUT45B<="00001001";WHEN"101010"=>DOUT45M<="00000011";DOUT45B<="00001000";WHEN"101011"=>DOUT45M<="00000010";DOUT45B<="00000111";WHEN"101100"=>DOUT45M<="00000001";DOUT45B<="00000110";WHENOTHERS=>DOUT45M<="01000110";DOUT45B<="01010001";ENDCASE;ENDPROCESS;ENDARCHITECTUREART;3.1.4倒計(jì)時(shí)25s——CNT25s設(shè)計(jì)模塊與程序倒計(jì)時(shí)25s——CNT25s的原理圖模塊：源程序：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT25SISPORT(SB,SM,CLK,EN25:INSTD_LOGIC;DOUT25M,DOUT25B:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDENTITYCNT25S;ARCHITECTUREARTOFCNT25SISSIGNALCNT5B:STD_LOGIC_VECTOR(4DOWNTO0);BEGINPROCESS(SB,SM,CLK,EN25)ISBEGINIFSB='0'ORSM='0'THENCNT5B<=CNT5B-CNT5B-1;ELSIFSM='0'THENCNT5B<=CNT5B-CNT5B-1;ELSIF(CLK'EVENTANDCLK='1')THENIFEN25='1'THENCNT5B<=CNT5B+1;ELSIFEN25='0'THENCNT5B<=CNT5B-CNT5B-1;ENDIF;ENDIF;ENDPROCESS;PROCESS(CNT5B)ISBEGINCASECNT5BISWHEN"00000"=>DOUT25B<="00100101";DOUT25M<="00110000";WHEN"00001"=>DOUT25B<="00100100";DOUT25M<="00101001";WHEN"00010"=>DOUT25B<="00100011";DOUT25M<="00101000";WHEN"00011"=>DOUT25B<="00100010";DOUT25M<="00100111";WHEN"00100"=>DOUT25B<="00100001";DOUT25M<="00100110";WHEN"00101"=>DOUT25B<="00100000";DOUT25M<="00100101";WHEN"00110"=>DOUT25B<="00011001";DOUT25M<="00100100";WHEN"00111"=>DOUT25B<="00011000";DOUT25M<="00100011";WHEN"01000"=>DOUT25B<="00010111";DOUT25M<="00100010";WHEN"01001"=>DOUT25B<="00010110";DOUT25M<="00100001";WHEN"01010"=>DOUT25B<="00010101";DOUT25M<="00100000";WHEN"01011"=>DOUT25B<="00010100";DOUT25M<="00011001";WHEN"01100"=>DOUT25B<="00010011";DOUT25M<="00011000";WHEN"01101"=>DOUT25B<="00010010";DOUT25M<="00010111";WHEN"01110"=>DOUT25B<="00010001";DOUT25M<="00010110";WHEN"01111"=>DOUT25B<="00010000";DOUT25M<="00010101";WHEN"10000"=>DOUT25B<="00001001";DOUT25M<="00010100";WHEN"10001"=>DOUT25B<="00001000";DOUT25M<="00010011";WHEN"10010"=>DOUT25B<="00000111";DOUT25M<="00010010";WHEN"10011"=>DOUT25B<="00000110";DOUT25M<="00010001";WHEN"10100"=>DOUT25B<="00000101";DOUT25M<="00010000";WHEN"10101"=>DOUT25B<="00000100";DOUT25M<="00001001";WHEN"10110"=>DOUT25B<="00000011";DOUT25M<="00001000";WHEN"10111"=>DOUT25B<="00000010";DOUT25M<="00000111";WHEN"11000"=>DOUT25B<="00000001";DOUT25M<="00000110";WHENOTHERS=>DOUT25B<="00100110";DOUT25M<="00110001";ENDCASE;ENDPROCESS;ENDARCHITECTUREART;3.1.5倒計(jì)時(shí)5s——CNT05s的設(shè)計(jì)模塊與程序倒計(jì)時(shí)5s——CNT05s設(shè)計(jì)的原理圖模塊源程序：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT05SISPORT(CLK,EN05M,EN05B:INSTD_LOGIC;DOUT5:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDCNT05S;ARCHITECTUREARTOFCNT05SISSIGNALCNT3B:STD_LOGIC_VECTOR(2DOWNTO0);BEGINPROCESS(CLK,EN05M,EN05B)ISBEGINIF(CLK'EVENTANDCLK='1')THEN