1、0的是：（C）、選擇題：（選擇一個正確的答案填入括號內(nèi)，每題3分，共30分）1 .設(shè)圖1中所有觸發(fā)器的初始狀態(tài)皆為0,找出圖中觸發(fā)器在時鐘信號作用下，輸出電壓波形恒為圖。ABC2 .下列幾種TTL電路中，輸出端可實現(xiàn)線與功能的電路是（A、或非門已與非門C、異或門DOC門3 .對CMOSf非門電路，其多余輸入端正確的處理方法是（A、通過大電阻接地（1.5KQ）B、懸空C、通過小電阻接地（1KQ）Dk通過電阻接VCC4 .圖2所示電路為由555定時器構(gòu)成的（A）。A、施密特觸發(fā)器B、多諧振蕩器C、單穩(wěn)態(tài)觸發(fā)器D、T觸發(fā)器5 .請判斷以下哪個電路不是時序邏輯電路（C）。圖2A、計數(shù)器已寄存器C、譯碼

2、器D觸發(fā)器6 .下列幾種A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的是（A）。A、并行A/D轉(zhuǎn)換器B、計數(shù)型A/D轉(zhuǎn)換器C、逐次漸進型A/D轉(zhuǎn)換器D雙積分A/D轉(zhuǎn)換器7 .某電路的輸入波形uI和輸出波形uO如圖3所示，則該電路為（C）。Uo圖3A、施密特觸發(fā)器B、反相器|'.|'|C、單穩(wěn)態(tài)觸發(fā)器D、JK觸發(fā)器8 .要將方波脈沖的周期擴展10倍，可采用（C）。A、10級施密特觸發(fā)器B10位二進制計數(shù)器C、十進制計數(shù)器D、10位D/A轉(zhuǎn)換器9、已知邏輯函數(shù)？=四+定+冊與其相等的函數(shù)為（D）。A、廣日七CTD、r一_10、一個數(shù)據(jù)選擇器的地址輸入端有3個時，最多可以有（C）個數(shù)據(jù)信號輸出。A、

3、4B、6C、8D、161、在四變量卡諾圖中，邏輯上不相鄰的一組最小項為：（D）A、m1與m3Bm4與m6C、m5與m13Dm2與m82、 L=AB+C的對偶式為：（B）A、A+BCB（A+B）C;CA+B+CDABC3、半加器和的輸出端與輸入端的邏輯關(guān)系是（D）A、與非B、或非C與或非H異或-來源網(wǎng)絡(luò)，僅供個人學(xué)習(xí)參考A2A1A0=101時，輸出:4、TTL集成電路74LS138是3/8線譯碼器，譯碼器為輸出低電平有效，若輸入為455mxy。為出。5、屬于組合邏輯電路的部件是（A）。A、編碼器已寄存器C、觸發(fā)器D計數(shù)器6.存儲容量為8KX8位的RO附儲器，其地址線為（C）條。A、8B、12G1

4、3D、14C）V。A、1.28B、1.54C、1.45D、1.568、T觸發(fā)器中，當(dāng)T=1時，觸發(fā)器實現(xiàn)（C）功能。A、置1B、置0C、計數(shù)口保持9、指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路應(yīng)該是（C）。A、JK觸發(fā)器B、3/8線譯碼器C、移位寄存器D十進制計數(shù)器10、只能按地址讀出信息，而不能寫入信息的存儲器為（B）。A、RAMBROMCPROMDEPROM1 .以下式子中不正確的是（C）a. 1?A=Ab. A+A=Ac. AB-ABd. 1+A=1X|Jy,2 .已知Y=AB+B+AB下列結(jié)果中正確的是（C）a. Y=Ab. Y=Bc. Y=A+B|LId. Y=AB3 .TTL反

5、相器輸入為低電平時其靜態(tài)輸入電流為（C）a. 3mA"：1,j"x1Ib. +5mAc. 1mAd. 7mA4 .下列說法不正確的是（C）a.集電極開路的門稱為OC門b.三態(tài)門輸出端有可能出現(xiàn)三種狀態(tài)（高阻態(tài)、高電平、低電平）c.OC門輸出端直接連接可以實現(xiàn)正邏輯的線或運算d利用三態(tài)門電路可實現(xiàn)雙向傳輸5 .以下錯誤的是（B）a.數(shù)字比較器可以比較數(shù)字大小b.實現(xiàn)兩個一位二進制數(shù)相加的電路叫全加器c.實現(xiàn)兩個一位二進制數(shù)和來自低位的進位相加的電路叫全加器d.編碼器可分為普通全加器和優(yōu)先編碼器6 .下列描述不正確的是（A）-來源網(wǎng)絡(luò)，僅供個人學(xué)習(xí)參考a.觸發(fā)器具有兩種狀態(tài)，當(dāng)

6、Q=1時觸發(fā)器處于1態(tài)b.時序電路必然存在狀態(tài)循環(huán)c.異步時序電路的響應(yīng)速度要比同步時序電路的響應(yīng)速度慢d.邊沿觸發(fā)器具有前沿觸發(fā)和后沿觸發(fā)兩種方式，能有效克服同步觸發(fā)器的空翻現(xiàn)象7.電路如下圖（圖中為下降沿Jk觸發(fā)器），觸發(fā)器當(dāng)前狀態(tài)Q3Q2Q1為“011”，請問時鐘作用下，觸發(fā)器下一狀態(tài)為（Ba.“110”b.“100”c.“010”d.“000”8、下列描述不正確的是（A）a.時序邏輯電路某一時刻的電路狀態(tài)取決于電路進入該時刻前所處的狀態(tài)。b.寄存器只能存儲小量數(shù)據(jù)，存儲器可存儲大量數(shù)據(jù)。c.主從JK觸發(fā)器主觸發(fā)器具有一次翻轉(zhuǎn)性d.上面描述至少有一個不正確；.9.下列描述不正確的是（B）

7、.La.EEPROM具有數(shù)據(jù)長期保存的功能且比EPROM使用方便b.集成二一十進制計數(shù)器和集成二進制計數(shù)器均可方便擴展。c.將移位寄存器首尾相連可構(gòu)成環(huán)形計數(shù)器d.上面描述至少有一個不正確1,將代碼8421轉(zhuǎn)換為二進制數(shù)（B）。A、（01000011）2B、（01010011）2C、（）2D、（）2r"2 .函數(shù)F=AB+AB的對偶式為（A）。A、（A+B）（A+B）b、A+Ba+b；C、AB*ABD、（AB）（AB）3 .有符號位二進制數(shù)的原碼為（11101）,則對應(yīng)的十進制為（C）。.,ITA、-29B、+29C、-13D、+13Jf-L4 .邏輯函數(shù)Y=AC+ABD+BCD（E

8、+F）的最簡的與或式（B）O一A、AC+BD;B、AC+ABDC、AC+BD、A+BDA.X5 .邏輯函數(shù)的F=Ab+aB+BC的標(biāo)準(zhǔn)與或式為（A）。A、V（2,3,4,5,7）B、V（1,2,3,4,6）C、工（0,1,2,3,5）D、%（3,4,5,6,7）6 .邏輯函數(shù)Y（A,B,C）=Z（0,2,4,5）的最簡與或非式為（A）。A、AcABB、ABACC、ACABD、ABACBC7 .邏輯函數(shù)Y（A,B,C,D）=£（1,2,4,5,6,9）其約束條件為AB+AC=0則最簡與或式為（A）。-來源網(wǎng)絡(luò)，僅供個人學(xué)習(xí)參考A、BC+CD+CDB、BC+CD+ACD；C、ACDCDC

9、Dd、ABBDAC8 .下圖為TTL邏輯門，其輸出Y為（A）。A、0B、1C、ABD、A*B9 .下圖為OD門組成的線與電路其輸出Y為（A）。A、1B、0C、BD、A*B10 .下圖中觸發(fā)器的次態(tài)方程Qn+1為（A）。A、AB、0C、QnD、Qn11 .RS觸發(fā)器要求狀態(tài)由0-1其輸入信號為（A）。A、RS=01B、RS=X1C、RS=X0D、RS=1012 .電源電壓為+12V的555定時器、組成施密特觸發(fā)器,A、4VB、6VC、8VD、12V13 .為了將三角波換為同頻率的矩形波，應(yīng)選用（B）。A、施密特觸發(fā)器B、單穩(wěn)態(tài)觸發(fā)器C、多諧振器D、計數(shù)器1 .十進制數(shù)85轉(zhuǎn)換為二進制數(shù)為（D）二

10、二,':A.1001011B,1010011C.1100101D,10101012 .二進制數(shù)11011轉(zhuǎn)換為十進制數(shù)為（B）A.32B.27C.64D.1284.8421BCD碼110011.001表示十進制為（A）A.33.2B,51.0125C.63.2D,51.25 .在下列一組數(shù)中，與（111001）2相等的數(shù)是（C）A.（34）化B.（65）8C.（57）106 .下列數(shù)碼均代表十進制數(shù)6,其中按余3碼編碼的是（C）A.0110;B.1100;C.10017 .“異或”邏輯與以下哪種邏輯是非的關(guān)系（C）A.“與”邏輯B.“或”邏輯C.“同或”邏輯8 .F1=bC+bc與F2

11、=bc+/C兩函數(shù)的關(guān)系為（C）A.相同B.對偶C.反函數(shù)9 .n個變量，有多少個最小項（A）控制端開路，則該觸發(fā)器的回差電壓4Vt為（A）。A.2B.2nC.n10 .利用三極管的截止?fàn)顟B(tài)和什么狀態(tài)實現(xiàn)開關(guān)電路的斷開和接通（A.放大狀態(tài)B.擊穿狀態(tài)C.飽和狀態(tài)D.導(dǎo)通狀態(tài)11 .TTL門電路是采用以下什么設(shè)計的門電路（A）A.雙極型三極管B.單極型MOSfC.二極管D.三態(tài)門14 .邏輯電路的分析任務(wù)是（D）A.給定功能，通過一定白步驟設(shè)計出電路B.研究電路的可靠性C.研究電路如彳S提高速度D.給定電路，通過一定的步驟說明電路的功能-來源網(wǎng)絡(luò)，僅供個人學(xué)習(xí)參考15 .組合邏輯電路不含有（A）

12、A.記憶能力的器件B.門電路和觸發(fā)器C.門電路D.運算器16 .常用的一種3-8線譯碼器是（B）A.74148B,74138c.7448D,7415117.74138是（B）A.時序邏輯器件B.組合邏輯器件C.定時器件D.整形器件18 .共陽型七段數(shù)碼管各段點亮需要（C）A.高電平B.接電源C.低電平D.接公共端19 .由門電路組成的全加器是（B）A.時序邏輯器件B.組合邏輯器件C.脈沖邏輯器件D.以上答案都不正確20 .TTL門電路的工作電源一般是（B）A.25VB.+5VC3V18V22 .輸入100Hz脈沖信號，要獲得10Hz的輸出脈沖信號需要用多少進制計數(shù)器實現(xiàn)（B）A.100進制B.

13、10進制C.50進制D.5進制23 .時序邏輯電路設(shè)計的任務(wù)是（A）-.A.給定功能，通過一定的步驟設(shè)計出時序電路B.研究電路的可靠性C.研究電路如彳S提高速度D.給定電路，通過一定的步驟說明電路的功能24 .計數(shù)器是（A）A.時序邏輯器件B.組合邏輯器件C.定時器件D.整形器件25 .以下何種電路具有記憶能力（C）A.門電路B.組合邏輯電路C.時序邏輯電路D.多諧振蕩電路26 .時序邏輯電路一般可以分兩類，即（C）A.組合邏輯電路和時序邏輯電路B.門電路和觸發(fā)器C.同步型和異步型D.模擬電路和數(shù)字電路28 .時序邏輯電路通常由門電路和（A）組成。A.存儲電路B.寄存器C.譯碼器29 .利用定

14、時器555可以設(shè)計實現(xiàn)（B）A.全加器B.多諧振蕩器C.寄存器D.譯碼器1、8421BCD碼01101001.01110001轉(zhuǎn)換為十進制數(shù)是：（C）A:78.16B:24.25C:69.71D:54.562、最簡與或式的標(biāo)準(zhǔn)是：（C）A:表達式中乘積項最多，且每個乘積項的變量個數(shù)最多B數(shù)最多C:表達式中乘積項最少，且每個乘積項的變量個數(shù)最少D數(shù)最多3、用邏輯函數(shù)卡諾圖化簡中，四個相鄰項可合并升-項，它能A:消去1個表現(xiàn)形式/、同的變量，保留相同變量B:消去2個表現(xiàn)形式/、同的變量，保留相同變量C:消去3個表現(xiàn)形式不向的變量，保留相同變量表1D:消去4個表現(xiàn)形式/、同的變量，保留相同變量4、已

15、知真值表如表1所不，則其逵輯表達式為：（A）A: ABCB: AB+BCC: AB+BCD: ABC（A+B+C）5、函數(shù)F（A,B,C）=AB+BC+AC的最小項表達式為：（B）A: F（A,B,C）=匯m（0,2,4）B: F（A,B,C）=匯m（3,5,6,7）-來源網(wǎng)絡(luò)，僅供個人學(xué)習(xí)參考表達式中乘積項最少，且每個乘積項的變量個:表達式中乘積項最多，且每個乘積項的變量個（B,ABCF00000011010101101001101011001111C: F（A,B,C）=匯m（0,2,3,4）D: F（A,B,C）=匯m（2,4,6,7）6、欲將一個移位寄存器中的二進制數(shù)乘以（A:32B:

16、10C:5D:67、已知74LS138譯碼器的輸入三個使能端（C）A:32）10需要（C）個移位脈沖。Ei=1,E2A=E2B=0)時，地址碼A2AiA0=011,則輸出丫7丫0是:n1n8、要實現(xiàn)Q=Q,JK觸發(fā)器的J、K取值應(yīng)是：（D）A:J=0,K=0B:J=0,K=1C:J=1,K=0D:J=1,K=19、能夠?qū)崿F(xiàn)線與功能的是：（B）A:TTL與非門B:集電極開路門C:三態(tài)邏輯門D:CMOS邏輯門10、個四位串行數(shù)據(jù)，輸入四位移位寄存器，時鐘脈沖頻率為出。1kHz,經(jīng)過（B）可轉(zhuǎn)換為4位并行數(shù)據(jù)輸A：8msB：4msC：8科sD4s11、表2所列真值表的邏輯功能所表示的邏輯器件是:(C

17、)表2A:譯碼器B:選擇器C:優(yōu)先編碼器D:比較器12、圖1所示為|7|61X010012個4位二進制數(shù)相加的串接全加器邏輯電路圖A:B:C:D:A.11000110011011110101圖1(747.2)WA1I4丫2011100b丫1丫。1010C4S4S3S2S1結(jié)果:(A)16C.(3D7.1)1600100.t!00bi一0(TABcoCIABcoCOD.(F31.2)16B.(1E7.2)162 .和邏輯式AC+BC+AB相等的式子是（A）A.AC+BB.BCC.BD.ABC3 .32位輸入的二進制編碼器，其輸出端有（D）位。A.256B.128C.4D.5(B)4 .n位觸發(fā)器

18、構(gòu)成的扭環(huán)形計數(shù)器，其無關(guān)狀態(tài)數(shù)為個A.2n-nB.2n-2nC.2nD.2n-1C.16（D）B.擊穿區(qū)+截止區(qū)D.飽和區(qū)+截止區(qū)5 .4個邊沿JK觸發(fā)器，可以存儲（A）位二進制數(shù)B.8A.46 .三極管作為開關(guān)時工作區(qū)域是A.飽和區(qū)+放大區(qū)C.放大區(qū)+擊穿區(qū)7 .下列各種電路結(jié)構(gòu)的觸發(fā)器中哪種能構(gòu)成移位寄存器（A.基本RS觸發(fā)器8 .同步RS觸發(fā)器C.主從結(jié)構(gòu)觸發(fā)器8.施密特觸發(fā)器常用于對脈沖波形的（A.定時B.計數(shù)C)C.整形1.在四變量卡諾圖中，邏輯上不相鄰的一組最小項為:(D)A.m與mC.m5與m32.L=AB+C的對偶式為:B.m與mD.m2與g(B)-來源網(wǎng)絡(luò)，僅供個人學(xué)習(xí)參考

19、A.JK觸發(fā)器C.移位寄存器6.某電路的輸入波形A.施密特觸發(fā)器C.單穩(wěn)態(tài)觸發(fā)器A.A+BCB.(A+B)CC.A+B+CD.ABC3 .屬于組合邏輯電路的部件是(A)。A.編碼器B.寄存器C.觸發(fā)器D.計數(shù)器4 .T觸發(fā)器中，當(dāng)T=1時，觸發(fā)器實現(xiàn)(C)功能。A.置1B.置0C.計數(shù)D.保持5 .指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路應(yīng)該是(C)。B.3/8線譯碼器D.十進制計數(shù)器UI和輸出波形UO下圖所示，則該電路為(C)。B.反相器D.JK觸發(fā)器7 .三極管作為開關(guān)時工作區(qū)域是(D)A.飽和區(qū)+放大區(qū)C.放大區(qū)+擊穿區(qū)8 .擊穿區(qū)+截止區(qū)D.飽和區(qū)+截止區(qū)8.已知邏輯函數(shù)？=題+

20、4+的與其相等的函數(shù)為(D)。A.二B.-/L,9.一個數(shù)據(jù)選擇器的地址輸入端有C.D."3個時，最多可以有(C)個數(shù)據(jù)信號輸出。D.161(D)個觸發(fā)器。C.組合邏輯電路D.數(shù)據(jù)寄存器C. 3D.4B.8條輸入線，3條輸出線D. 3條輸入線，4條輸出線A.4B.6C.810.用觸發(fā)器設(shè)計一個24進制的計數(shù)器，至少需要A.3B.4C.6D.51. 下列電路中不屬于時序電路的是CoA.同步計數(shù)器B.異步計數(shù)器2. CT74LS290計數(shù)器的計數(shù)工作方式有C種。A.1B.23. 3線一8線譯碼器有A。A.3條輸入線，8條輸出線C.2條輸入線，8條輸出線4. 一個五位的二進制加法計數(shù)器，初

21、始狀態(tài)為00000,問經(jīng)過201個輸入脈沖后，此計數(shù)器的狀態(tài)為DoA.00111B.00101C,01000D,01001,、i5 .若將一TTL異或門輸入端A、B當(dāng)作反相器使用，則A、B端的連接方式為A。B.A或B中有一個接0A.A或B中有一個接1C.A和B并聯(lián)使用D.不能實現(xiàn)6 .下列各種電路結(jié)構(gòu)的觸發(fā)器中哪種能構(gòu)成移位寄存器(C)A.基本RS觸發(fā)器B.同步RS觸C.主從結(jié)構(gòu)觸發(fā)器D.SR鎖存器7 .邏輯函數(shù)F(A,B,C)=AB+BC+AC'的最小項標(biāo)準(zhǔn)式為(D)。A.F(A,B,C)=Em(0,2,4)B.F(A,B,C)=Em(1,5,6,7)C.F(A,B,C)=匯m(0,

22、2,3,4)D.F(A,B,C)=匯m(3,4,6,7)8 .設(shè)計一個把十進制轉(zhuǎn)換成二進制的編碼器，則輸入端數(shù)M和輸出端數(shù)N分別為(C)A.M=N=10B.M=1QN=2C.M=10N=4D.M=1QN=39 .數(shù)字電路中的工作信號為(B)。A.直流信號B.脈沖信號C.隨時間連續(xù)變化的電信號-來源網(wǎng)絡(luò)，僅供個人學(xué)習(xí)參考10.L=AB+C的對偶式為：（A）A.A+BC數(shù)字電路中的工作信號為（A.隨時間連續(xù)變化的電信B.（A+B）CB）。2.邏輯符號如圖一所示，當(dāng)輸入A.“1”A="0",B.“0”輸入3.邏輯圖和輸入A,B的波形如圖二所示,"0"-TL_T

23、L路為（A）。A,與非門5.邏輯電路如圖C.A+B+CD.ABC6.7.8.9.B.脈沖信號B為方波時，則輸出C.方波分析AB圖一B.與門C.或門圖四所示，輸入A=0,B=1,C=1,則輸出A.Fi=0,F2=0B.Fi=0,F2=1F=AB+BC+CA的“與非”邏輯式為（C.F=1,F2=1B）。A.F=ABBCCAb.F=ABBCCA邏輯電路如圖五所示，其邏輯功能相當(dāng)于一個（A.“與”非門B.“導(dǎo)或”門與二進制數(shù)相應(yīng)的十進制數(shù)為（C）。A.110B.）210時序邏輯電路中一定是含（A）iIA.觸發(fā)器B.組合邏輯電路C）。10.用n個觸發(fā)器構(gòu)成計數(shù)器，可得到最大計數(shù)長度是（A.nB.2nA.

24、Y=CC.直流信號F應(yīng)為（C）。圖二D.或非門F1圖和F2分別為（D.Fi=1,F2=0C.F=ABBCCAC.“與或非”門C.170C.移位寄存器D）C.2nD.譯碼器D.2n-1C）。D.Y=BCCD）。ABCYABCY000010000011101101001101011111111.已知某電路的真值表如下表所示，則該電路的邏輯表達式為B.Y=ABCC.Y=AB2.三輸入、八輸出譯碼器，對任一組輸入值其有效輸出個數(shù)為（C）。-來源網(wǎng)絡(luò)，僅供個人學(xué)習(xí)參考在t1時刻輸出F為（A）。A.“1”4.圖三邏輯電A.3個B.8個C.1個D.11個3 .JK觸發(fā)器要實現(xiàn)Qn+1=1時，J、K端的取值為(D)。A.J=0,K=1B.J=0,K=0C.J=1,K=1D.J=1,K=04 .邏輯函數(shù)F=A©(A©B)=(A)oA.BB.AC.A-BD.（A二B）5 .五個D觸發(fā)器構(gòu)成環(huán)形計數(shù)器，其計數(shù)長度為（A）。A