1、Principles of Computer Organization廣義雙語教學(xué)課程09/skyclass25/青島理工大學(xué) 校級精品課程/ec/C84/第第 4 章章 存存 儲儲 器器(2)相聯(lián)存儲器相聯(lián)存儲器 Associative MemoryChapter 4 Storage主存儲器主存儲器 Main MemoryA memory unit is a collection of storage cells together with associated circuits needed to transfer information i

2、n and out of storage. The memory stores binary information in groups of bits called words. 2動態(tài)存儲器的刷新動態(tài)存儲器的刷新 Refresh MOS管的柵極電容容量很小，絕緣電阻不夠大，經(jīng)過一段時管的柵極電容容量很小，絕緣電阻不夠大，經(jīng)過一段時間后電荷逐漸泄漏，使保存的信息丟失。為了不丟失數(shù)據(jù)，必須間后電荷逐漸泄漏，使保存的信息丟失。為了不丟失數(shù)據(jù)，必須及時對保存的信息進行刷新。在芯片內(nèi)部把存儲單元的內(nèi)容讀出及時對保存的信息進行刷新。在芯片內(nèi)部把存儲單元的內(nèi)容讀出來再寫回去，信息不出現(xiàn)在數(shù)據(jù)總線上。來再

3、寫回去，信息不出現(xiàn)在數(shù)據(jù)總線上。DRAM芯片通常采用定時逐行刷新。芯片通常采用定時逐行刷新。刷新周期一般為刷新周期一般為2ms。動態(tài)存儲器 Dynamic RAM 行地址相同的各列存儲單元0110110010100110100100112動態(tài)存儲器的刷新 Refresh 集中刷新集中刷新 在一個刷新周期內(nèi)，用一段固定的時間，連續(xù)對存儲器的所在一個刷新周期內(nèi)，用一段固定的時間，連續(xù)對存儲器的所有行逐一刷新，在此期間內(nèi)停止有行逐一刷新，在此期間內(nèi)停止CPU和其他主設(shè)備對存儲器的讀和其他主設(shè)備對存儲器的讀寫。寫。 例如，例如，1個存儲器有個存儲器有1024行，存儲周期為行，存儲周期為200ns。刷新

4、一次需。刷新一次需204.8s。在。在2ms內(nèi)還有內(nèi)還有1795.2s的時間可用于存儲器讀寫。的時間可用于存儲器讀寫。t刷新周期刷新周期刷新刷新刷新刷新 集中刷新方式的缺點：在刷新期間不能訪問存儲器，有時會集中刷新方式的缺點：在刷新期間不能訪問存儲器，有時會影響影響CPU工作。工作。 分布式刷新分布式刷新在在2ms時間內(nèi)分散地將各行刷新一遍，每隔時間內(nèi)分散地將各行刷新一遍，每隔t時間刷新一行。時間刷新一行。t = 刷新周期刷新周期 / 存儲器行數(shù)存儲器行數(shù)動態(tài)存儲器一般分為動態(tài)存儲器一般分為128行，所以行，所以t = 2ms / 128=15.625stt刷新周期刷新周期2動態(tài)存儲器的刷新

5、Refresh 存儲控制電路依次產(chǎn)生行地址，并發(fā)出刷新請求信號。在存儲控制電路依次產(chǎn)生行地址，并發(fā)出刷新請求信號。在DRAM芯片內(nèi)，所有行地址相同的存儲單元同時進行刷新。芯片內(nèi)，所有行地址相同的存儲單元同時進行刷新。 微處理機芯片一般都有動態(tài)存儲器刷新控制功能，產(chǎn)生行微處理機芯片一般都有動態(tài)存儲器刷新控制功能，產(chǎn)生行地址和刷新控制信號。地址和刷新控制信號。行地址 0000000該行所有的列存儲單元同時被刷新000000111111101111111該行所有的列存儲單元同時被刷新該行所有的列存儲單元同時被刷新該行所有的列存儲單元同時被刷新2動態(tài)存儲器的刷新 RefreshDouble Data

6、Rate (DDR) SDRAMDouble data rate (DDR) SDRAM was a later development of SDRAM, used in PC memory beginning in 2000. DDR2 SDRAM was originally seen as a minor enhancement (based upon the industry standard single-core CPU) on DDR SDRAM that mainly afforded higher clock speeds and somewhat deeper pipel

7、ining. However, with the introduction and rapid acceptance of the multi-core CPU in 2019, it is generally expected in the industry that DDR2 will revolutionize the existing physical DDR-SDRAM standard. Further, with the development and introduction of DDR3 SDRAM in 2019, it is anticipated DDR3 will

8、rapidly replace the more limited DDR and newer DDR2. SDRAM（ Synchronous Dynamic RAM ）在一個時鐘周期內(nèi)只傳輸一次數(shù)據(jù)，它是在時鐘的上升沿進行數(shù)據(jù)傳輸；而DDR內(nèi)存則是一個時鐘周期內(nèi)傳輸兩次數(shù)據(jù)，能夠在時鐘的上升沿和下降沿各傳輸一次數(shù)據(jù)，因此稱為雙倍速率同步動態(tài)隨機存儲器。4.2.5 主存儲器與主存儲器與CPU的連接的連接 單個存儲器芯片的容量往往不能滿足需要，用存儲器容量的單個存儲器芯片的容量往往不能滿足需要，用存儲器容量的擴展技術(shù)實現(xiàn)所要求容量的存儲器。擴展技術(shù)實現(xiàn)所要求容量的存儲器。（1位擴展位擴展（2字擴

9、展字擴展存儲器芯片的位數(shù)存儲器芯片的位數(shù)K小于所設(shè)計的存儲器的位數(shù)小于所設(shè)計的存儲器的位數(shù)N。存儲器芯片的字數(shù)小于所設(shè)計的存儲器的要求。存儲器芯片的字數(shù)小于所設(shè)計的存儲器的要求。用用L字字K位的存儲器芯片構(gòu)成位的存儲器芯片構(gòu)成L字字N位的存儲器，位的存儲器，用用L字字K位的存儲器芯片構(gòu)成位的存儲器芯片構(gòu)成M字字K位的存儲器，位的存儲器，存儲器芯片數(shù)存儲器芯片數(shù) = N/K 存儲器芯片數(shù)存儲器芯片數(shù)= M/L （4與與CPU連接連接 如果如果CPU有有 等控制線，在產(chǎn)生片選信號時必須要用到。等控制線，在產(chǎn)生片選信號時必須要用到。MREQ 要連接要連接CPU的全部地址線和數(shù)據(jù)線。的全部地址線和數(shù)據(jù)

10、線。 存儲系統(tǒng)一定是既有存儲系統(tǒng)一定是既有RAM又有又有ROM。（3字位擴展字位擴展存儲器芯片的字數(shù)和位數(shù)都小于所設(shè)計的存儲器的要求。存儲器芯片的字數(shù)和位數(shù)都小于所設(shè)計的存儲器的要求。用用L字字K位的存儲器芯片構(gòu)成位的存儲器芯片構(gòu)成M字字N位的存儲器，位的存儲器，需要需要M/L）（N/K個存儲器芯片。個存儲器芯片。 I/O0 I/O1 I/O2 I/O3 16K4 RAM A0A13 D0D3D4 D7A0A13CSWR/ I/O0 I/O1 I/O2 I/O3 16K4 RAM A0A13 WR/WR/CSCS（1位擴展位擴展例例1：用：用16K4的的RAM芯片構(gòu)成芯片構(gòu)成16K8的存儲器。

11、的存儲器。將存儲器芯片的地址線、片選線、讀寫控制線并聯(lián)，數(shù)據(jù)線分別將存儲器芯片的地址線、片選線、讀寫控制線并聯(lián)，數(shù)據(jù)線分別引出。引出。（2字擴展字擴展例例2：用：用1K4位的位的RAM芯片構(gòu)成芯片構(gòu)成4K4位的存儲器。位的存儲器。將各個存儲器芯片的地址線、數(shù)據(jù)線、讀寫控制線并聯(lián)將各個存儲器芯片的地址線、數(shù)據(jù)線、讀寫控制線并聯(lián)由片選線區(qū)分每個芯片的地址范圍由片選線區(qū)分每個芯片的地址范圍D3A9A0 I/O0 I/O1 I/O2 I/O3 10244 RAM A0A9 I/O0 I/O1 I/O2 I/O3 10244 RAM A0A9 I/O0 I/O1 I/O2 I/O3 10244 RAM

12、A0A9 I/O0 I/O1 I/O2 I/O3 10244 RAM A0A9 A 10A 11WR/D0 WR/WR/WR/WR/3YCSCSCSCS2-4譯碼譯碼器器0Y1Y2YS（3字位擴展字位擴展用用L字字K位的存儲器芯片構(gòu)成位的存儲器芯片構(gòu)成MN的存儲器，需要的存儲器，需要M/L）*（N/K個存儲器芯片。個存儲器芯片。片選信號片選信號 由高位地址譯碼產(chǎn)生。由高位地址譯碼產(chǎn)生。CS低位地址直接與存儲器芯片的地址線連接。低位地址直接與存儲器芯片的地址線連接。例例3 3：用：用1K1K4 4位的位的RAMRAM芯片構(gòu)成芯片構(gòu)成2K2K8 8位的位的RAMRAMEach word in me

13、mory is assigned an identification number, called an address, starting from 0 and continuing with 1,2,3, up to 2k-1 where k is the number of address lines. A9A0A10A11WR/D7D4D3D0I/O0 I/O1 I/O2 I/O3 10244 RAM A0A9 I/O0 I/O1 I/O2 I/O3 10244 RAM A0A9 I/O0 I/O1 I/O2 I/O3 10244 RAM A0A9 I/O0 I/O1 I/O2 I/O

14、3 10244 RAM A0A9 WR/WR/WR/WR/CSCSCSCSA B 3Y2-4譯碼器0Y1Y2YS（4與與CPU連接連接如果如果CPU有有 等控制線，在產(chǎn)生片選信號時必須要用到。等控制線，在產(chǎn)生片選信號時必須要用到。MREQ存儲系統(tǒng)一定是既有存儲系統(tǒng)一定是既有RAM又有又有ROM。注意：注意： CPU的地址總線和數(shù)據(jù)總線的線數(shù)。的地址總線和數(shù)據(jù)總線的線數(shù)。 ROM的輸出允許信號的輸出允許信號 。OEThe selection of a specific word inside the memory is done by applying the k-bit binary addr

15、ess to the address lines. A decoder inside the memory accepts this address and opens the path needed to select the bits of the specified word.例：例：CPU字長字長16位，有位，有8條數(shù)據(jù)線，條數(shù)據(jù)線，15條地址線，條地址線， ， 等等控制線。存儲器按字節(jié)編址?？刂凭€。存儲器按字節(jié)編址。要求用要求用8K4 bit的的RAM芯片和芯片和8K8 bit的的ROM芯片組成芯片組成16KB的的ROM和和8KB的的RAM。ROM的起始地址的起始地址0000H，RA

16、M的起始地址的起始地址6000H。 MREQWR/ 說明該計算機的地址空間、實存容量、說明該計算機的地址空間、實存容量、ROM和和RAM的地址的地址范圍分別是多少？范圍分別是多少？ 計算計算RAM和和ROM芯片數(shù)，說明應(yīng)該選用什么譯碼器。芯片數(shù)，說明應(yīng)該選用什么譯碼器。 畫出畫出CPU和存儲系統(tǒng)的電路連接圖。和存儲系統(tǒng)的電路連接圖。解：解： CPU有有15條地址線，條地址線，地址空間地址空間=215= 32K 實存容量實存容量=ROM容量容量+RAM容量容量=16 KB+8KB = 24KB 16KB的的ROM區(qū)的地址范圍是區(qū)的地址范圍是0000H3FFFH。 RAM區(qū)的地址范圍是區(qū)的地址范圍

17、是6000H7FFFH。 RAM芯片數(shù)芯片數(shù)=（8K8）/（8K4）=2 ROM芯片數(shù)芯片數(shù)=（16K8）/（8K8）=2 8K字的存儲器芯片有字的存儲器芯片有13條地址線，條地址線，CPU有有15條地址線，條地址線， 地址譯碼器要對地址譯碼器要對1513 = 2 條地址線譯碼，所以應(yīng)該用條地址線譯碼，所以應(yīng)該用2-4譯碼器。譯碼器。 CPU和存儲系統(tǒng)的電路連接圖：和存儲系統(tǒng)的電路連接圖： A14 A13 A12 A0 CPU D0 D7MREQWR/ 2-4 譯 碼B 器A0Y2Y1Y3YSA0 A12 8K4 RAMD0 D3 CSWR/A0 A12 8K8 ROMD0 D7 CSOEA0

18、 A12 8K4RAMD0 D3 CSWR/A0 A12 8K8 ROMD0 D7 CSOE1 在組成計算機的存儲系統(tǒng)時往往需要增加一些控制電路。如，在組成計算機的存儲系統(tǒng)時往往需要增加一些控制電路。如，地址多路轉(zhuǎn)換，地址選通，刷新控制，讀地址多路轉(zhuǎn)換，地址選通，刷新控制，讀/寫控制邏輯，地址保護，寫控制邏輯，地址保護，Wait/Ready信號，等。信號，等。地址地址/數(shù)據(jù)線復(fù)用數(shù)據(jù)線復(fù)用 某些某些CPU采用地址采用地址/數(shù)據(jù)線復(fù)用技術(shù)。將低數(shù)據(jù)線復(fù)用技術(shù)。將低N位地址總線與位地址總線與N位的數(shù)據(jù)總線復(fù)用。訪存時，先用地址總線輸出高位的數(shù)據(jù)總線復(fù)用。訪存時，先用地址總線輸出高N位地址，用位地址

19、，用數(shù)據(jù)總線輸出低數(shù)據(jù)總線輸出低N位地址，需要附加電路將低位地址，需要附加電路將低N位地址鎖存。然位地址鎖存。然后，將后，將N位的地址位的地址/數(shù)據(jù)線轉(zhuǎn)換為數(shù)據(jù)總線。數(shù)據(jù)線轉(zhuǎn)換為數(shù)據(jù)總線。行地址和列地址復(fù)用行地址和列地址復(fù)用 某些大容量的存儲芯片為了減少芯片引腳數(shù)，將地址分兩次送某些大容量的存儲芯片為了減少芯片引腳數(shù)，將地址分兩次送入存儲芯片內(nèi)。存儲芯片內(nèi)有相應(yīng)的行地址和列地址鎖存器。入存儲芯片內(nèi)。存儲芯片內(nèi)有相應(yīng)的行地址和列地址鎖存器。Wait/Ready信號信號 存儲器芯片內(nèi)部一般不能提供存儲器芯片內(nèi)部一般不能提供Wait/Ready信號，必須由外部信號，必須由外部電路產(chǎn)生。電路產(chǎn)生。1.

20、 單體多字系統(tǒng)單體多字系統(tǒng) 程序和數(shù)據(jù)在存儲器內(nèi)一般是連續(xù)存放的。如果每次訪存，程序和數(shù)據(jù)在存儲器內(nèi)一般是連續(xù)存放的。如果每次訪存，用一個地址，能夠一次取出用一個地址，能夠一次取出N條指令條指令/數(shù)據(jù)，就相當(dāng)于把存儲器的數(shù)據(jù)，就相當(dāng)于把存儲器的速度提高了速度提高了N倍。倍。 單體多字技術(shù)是使存儲器字長是指令單體多字技術(shù)是使存儲器字長是指令/數(shù)據(jù)字長的數(shù)據(jù)字長的N倍。在倍。在每個存儲單元中存放每個存儲單元中存放N個數(shù)據(jù)字個數(shù)據(jù)字/指令字。指令字。4.2.7 提高訪存速度的措施提高訪存速度的措施 單體多字技術(shù)要求數(shù)據(jù)總線和單體多字技術(shù)要求數(shù)據(jù)總線和CPU內(nèi)的數(shù)據(jù)寄存器也是內(nèi)的數(shù)據(jù)寄存器也是N倍倍字

21、長的。字長的。字0字1字2字3地址0000地址0001地址0010字4字5字6字7字8字9字10字112. 多體并行系統(tǒng)多體并行系統(tǒng) 大容量的主存儲器可以由多個存儲體組成。每個存儲體都有大容量的主存儲器可以由多個存儲體組成。每個存儲體都有自己的讀寫控制線路、地址寄存器和數(shù)據(jù)寄存器，稱為自己的讀寫控制線路、地址寄存器和數(shù)據(jù)寄存器，稱為“存儲模存儲模塊塊”。多模塊存儲器可以實現(xiàn)重疊或交叉存取。多模塊存儲器可以實現(xiàn)重疊或交叉存取。 在在M個模塊上交叉編址稱為模個模塊上交叉編址稱為模M交叉編址。交叉編址。M一般為一般為2m，也有也有M是質(zhì)數(shù)的。是質(zhì)數(shù)的。高位交叉編址用于擴展存儲空間或劃分程序可訪問的地

22、址空間。高位交叉編址用于擴展存儲空間或劃分程序可訪問的地址空間。低位交叉編址用于解決低位交叉編址用于解決CPU速度高、存儲器速度低的矛盾。速度高、存儲器速度低的矛盾。4.2.7 提高訪存速度的措施提高訪存速度的措施N-k位位k位位多存儲體低位交叉編址方式多存儲體低位交叉編址方式M= 2K模塊內(nèi)地址模塊選擇譯碼器譯碼器ARMM-1DRARMiDRARM0DR 低位交叉編址的存儲器，連續(xù)地址分布在相鄰的不同模塊中，低位交叉編址的存儲器，連續(xù)地址分布在相鄰的不同模塊中，而同一模塊內(nèi)的地址都是不連續(xù)的。而同一模塊內(nèi)的地址都是不連續(xù)的。0484 j +01594 j +126104 j +237114

23、j +3模模4交叉編址的地址序列交叉編址的地址序列 在理想情況下，如果程序段和數(shù)據(jù)塊都連續(xù)地在存儲模塊中在理想情況下，如果程序段和數(shù)據(jù)塊都連續(xù)地在存儲模塊中存放和讀取，低位交叉編址方式可以大大提高主存的有效訪問速存放和讀取，低位交叉編址方式可以大大提高主存的有效訪問速度。但是，當(dāng)程序發(fā)生轉(zhuǎn)移或隨機訪問少量數(shù)據(jù)，地址流不是均度。但是，當(dāng)程序發(fā)生轉(zhuǎn)移或隨機訪問少量數(shù)據(jù)，地址流不是均勻分布在各個存儲模塊中，就會產(chǎn)生訪存沖突。勻分布在各個存儲模塊中，就會產(chǎn)生訪存沖突。多體交叉存儲模塊可以有兩種不同的方式進行訪問。多體交叉存儲模塊可以有兩種不同的方式進行訪問。1同時訪問同時訪問 M個模塊同時啟動一次存儲

24、周期，并行地讀出或?qū)懭霐?shù)據(jù)。個模塊同時啟動一次存儲周期，并行地讀出或?qū)懭霐?shù)據(jù)。同時訪問多個存儲模塊能夠一次提供多個數(shù)據(jù)或多條指令。同時同時訪問多個存儲模塊能夠一次提供多個數(shù)據(jù)或多條指令。同時訪問要增加數(shù)據(jù)總線的寬度。訪問要增加數(shù)據(jù)總線的寬度。0484 j +01594 j +126104 j +237114 j +3 在在T時間里能夠連續(xù)讀時間里能夠連續(xù)讀/寫寫M次。使得存儲器的等效訪問時間次。使得存儲器的等效訪問時間縮短為縮短為T/M，理論上可以提高，理論上可以提高M倍。倍。2交叉訪問交叉訪問 M個模塊按一定順序依次輪流啟動各自的存儲周期，啟動相個模塊按一定順序依次輪流啟動各自的存儲周期，啟

25、動相鄰的鄰的2個模塊的時間間隔為單模塊的讀寫周期個模塊的時間間隔為單模塊的讀寫周期T的的1/M。M1M2M3M40T2T3T4T1 2 3 41 2 3 4 1 2 3 41 2 3 4M1M2M3M40T2T3T4T1 2 3 41 2 3 4 1 2 3 41 2 3 4模模4交叉編址的讀出交叉編址的讀出0484 j +01594 j +126104 j +237114 j +32交叉訪問附錄附錄4A 相聯(lián)存儲器相聯(lián)存儲器 Associative Memory相聯(lián)存儲器不是按地址訪問，而是按所存數(shù)據(jù)字的內(nèi)容查找。相聯(lián)存儲器不是按地址訪問，而是按所存數(shù)據(jù)字的內(nèi)容查找。Content-addr

26、essable memory (CAM) is a special type of computer memory used in certain very high speed searching applications. It is also known as associative memory, associative storage.Unlike standard computer memory (random access memory or RAM) in which the user supplies a memory address and the RAM returns

27、the data word stored at that address, a CAM is designed such that the user supplies a data word and the CAM searches its entire memory to see if that data word is stored anywhere in it. If the data word is found, the CAM returns a list of one or more storage addresses where the word was found. Page

28、153155相聯(lián)存儲器相聯(lián)存儲器 Associative Memory 在查找時，將要查找的字或該字的關(guān)鍵字部分與相聯(lián)存在查找時，將要查找的字或該字的關(guān)鍵字部分與相聯(lián)存儲器中的全部字或每個字的關(guān)鍵字部分同時比較。儲器中的全部字或每個字的關(guān)鍵字部分同時比較。如果某字與要查找的內(nèi)容相符合，則返回如果某字與要查找的內(nèi)容相符合，則返回1，否則返回，否則返回0。查找結(jié)果寄存器SRR 1011011CR比較數(shù)寄存器MR屏蔽寄存器字01W-1WSR字選擇寄存器10 相聯(lián)存儲器能進行各種比較操作相等、不等、小于、大于、相聯(lián)存儲器能進行各種比較操作相等、不等、小于、大于、求最大值、最小值，等）。求最大值、最小值，等）。 相聯(lián)比較電路很復(fù)雜，速度比較慢。同時比較的字越多，速相聯(lián)比較電路很復(fù)雜，速度比較慢。同時比較的字越多，速度越慢。需要高速電路支持。度越慢。需要高速電路支持。There are cost disadva