1、可編程邏輯器件及其應(yīng)用課程設(shè)計(jì)數(shù)字頻率計(jì)設(shè)計(jì)總結(jié)報(bào)告班級(jí)： 自動(dòng)1101學(xué)號(hào) 姓名111401101 曹燦 111401102 曹斐漢 111401218 張東 指導(dǎo)老師： 于衛(wèi) 管旗日期： 2013/12/23揚(yáng)州大學(xué)信息工程學(xué)院目錄1 技術(shù)指標(biāo)要求2 總體方案設(shè)計(jì)（說明：方框圖、組成、各部分作用、連接關(guān)系、工作原理 ）3 可編程器件邏輯功能設(shè)計(jì) （1）可編程器件簡(jiǎn)介（2）頂層設(shè)計(jì)（頂層方框圖、組成、各部分作用、連接關(guān)系、工作原理、頂層原理圖、仿真結(jié)果圖、器件選擇、管腳鎖定、下載測(cè)試 ）4 硬件制作及調(diào)試情況5設(shè)計(jì)結(jié)果情況6 心得體會(huì)器件清單參考文獻(xiàn)1 技術(shù)指標(biāo)要求1.設(shè)計(jì)1個(gè)6位數(shù)字頻率計(jì)

2、系統(tǒng)，頻率范圍：1999999Hz，分辨率：1Hz；2.輸入測(cè)試信號(hào)為正負(fù)對(duì)稱的幅度為1V5V之間可調(diào)的正弦波、脈沖波、三角波；3.用動(dòng)態(tài)掃描技術(shù)實(shí)現(xiàn)6位數(shù)字顯示。2 總體方案設(shè)計(jì) 根據(jù)要求，設(shè)計(jì)出總體方案，畫出系統(tǒng)總體框圖，見圖所示。 圖10.1 頻率計(jì)系統(tǒng)總體框圖各部分的組成及作用如下：（1） CPLD器件：接收被測(cè)頻率信號(hào)、1Hz標(biāo)準(zhǔn)信號(hào)和動(dòng)態(tài)掃描信號(hào)，發(fā)出頻率數(shù)字信號(hào)；（2） 轉(zhuǎn)換電路： 將正負(fù)對(duì)稱的幅度為1V5V之間可調(diào)的正弦波、脈沖波、三角波轉(zhuǎn)換為同頻率的TTL脈沖波形；（3） 反相驅(qū)動(dòng)電路：加大由轉(zhuǎn)換電路輸出的TTL脈沖波形的驅(qū)動(dòng)能力；（4） 動(dòng)態(tài)掃描顯示電路：用數(shù)碼管顯示輸出的

3、頻率值；（5） 標(biāo)準(zhǔn)脈沖電路：產(chǎn)生1Hz的標(biāo)準(zhǔn)脈沖信號(hào)和2048Hz的動(dòng)態(tài)掃描信號(hào)；（6） NE555 Hz電路和單位顯示亮熄電路：使“Hz”單位一亮一熄；（7） 直流穩(wěn)壓電源：給各部分電路提供電源。3 可編程器件邏輯功能設(shè)計(jì)（1）可編程器件簡(jiǎn)介EPM7128是可編程的大規(guī)模邏輯器件，為ALTERA公司的MAX7000系列產(chǎn)品，具有高阻抗、電可擦等特點(diǎn)，可用門單元為2500個(gè)，管腳間最大延遲為5ns，工作電壓為+5V。（2）頂層設(shè)計(jì)（頂層方框圖、組成、各部分作用、連接關(guān)系、工作原理、頂層原理圖、仿真結(jié)果圖、器件選擇、管腳鎖定、下載測(cè)試 ）頂層原理圖其中：TESTCTL模塊為測(cè)頻控制器、CNT1

4、0模塊為10進(jìn)制加法計(jì)數(shù)器、 REG4B為鎖存器、動(dòng)態(tài)掃描軟件模塊包括：BCD6模塊（6進(jìn)制加法計(jì)數(shù)器）、MUX461模塊（數(shù)據(jù)選擇器）、74138模塊（3-8譯碼）和DECL7S模塊（七段譯碼）。本方案用動(dòng)態(tài)掃描顯示結(jié)果.也可直接將結(jié)果靜態(tài)顯示出來(為每一位計(jì)數(shù)器輸出配譯碼和顯示)。A 測(cè)頻模塊LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY TESTCTL ISPORT(CLKK:IN STD_LOGIC; CNT,RST,LOAD:OUT STD_LOGIC);END TESTC

5、TL;ARCHITECTURE ONE OF TESTCTL ISSIGNAL DIV2CLK: STD_LOGIC;BEGINPROCESS(CLKK)BEGINIF CLKKEVENT AND CLKK=1 THEN DIV2CLK=NOT DIV2CLK;END IF;END PROCESS; PROCESS(CLKK,DIV2CLK) BEGINIF CLKK=0 AND DIV2CLK=0 THEN RST=1;ELSE RST=0; END IF; END PROCESS; LOAD=NOT DIV2CLK; CNT=DIV2CLK; END ONE;仿真圖B 計(jì)數(shù)模塊LIBRAR

6、Y IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY CNT10 ISPORT(CLK,CLR,ENA:IN STD_LOGIC;CQ:OUT INTEGER RANGE 0 TO 10;CNT:OUT STD_LOGIC);END ENTITY CNT10;ARCHITECTURE BEHAV OF CNT10 ISSIGNAL CQI:INTEGER RANGE 0 TO 10;BEGINPROCESS(CLK,CLR,ENA)BEGINIF CLR=1THEN CQI=0;ELSIF CLKEVENT AND CLK=1 THENIF ENA=1THENIF

7、 CQI9 THEN CQI=CQI+1;ELSE CQI=0;END IF;END IF;END IF;END PROCESS;PROCESS(CQI)BEGINIF CQI=9 THEN CNT=1;ELSE CNT=0;END IF;END PROCESS;CQ=CQI;END BEHAV;仿真圖C 鎖存模塊LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY REG4B ISPORT(LOAD:IN STD_LOGIC;DIN:IN STD_LOGIC_VECTOR(3 DOWNTO 0);DOUT:OUT STD_LOGIC_VECTOR(3

8、 DOWNTO 0);END ENTITY REG4B;ARCHITECTURE BEHAVE OF REG4B ISBEGINPROCESS(LOAD,DIN)BEGINIF LOADEVENT AND LOAD=1THEN DOUT=DIN;END IF;END PROCESS;END BEHAVE；仿真圖D 六進(jìn)制加法計(jì)數(shù)器模塊LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY BCD6 ISPORT(CLK,CLR:IN STD_LOGIC;COUNT:BUFFER STD_LO

9、GIC_VECTOR(2 DOWNTO 0);END BCD6;ARCHITECTURE BEHAVIOR OF BCD6 ISBEGINPROCESS(CLK)BEGINIF(CLR=0)THENCOUNT=000;ELSEIF(RISING_EDGE(CLK)THENIF(COUNT=101)THENCOUNT=000;ELSECOUNT=COUNT+1;END IF;END IF;END IF;END PROCESS;END BEHAVIOR;仿真圖E 4個(gè)6選1數(shù)據(jù)選擇器模塊LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY MUX441 I

10、S PORT(A,B,C,D,E,F:IN STD_LOGIC_VECTOR(3 DOWNTO 0);S:IN STD_LOGIC_VECTOR(2 DOWNTO 0);X:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END ENTITY MUX441;ARCHITECTURE ARC OF MUX441 IS BEGINMUX461:PROCESS(A,B,C,D,S)BEGINIF S=000THEN X=A;ELSIF S=001THEN X=B;ELSIF S=010THEN X=C;ELSIF S=011THEN X=D;ELSIF S=100THEN X=E;

11、ELSIF S=101THEN X=F;ELSIF S=110THEN X=E;ELSIF S=111THEN XLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SNULL;END CASE;END PROCESS;END ONE;G 3-8譯碼器模塊直接調(diào)用軟件里的74138器件，其輸出作為動(dòng)態(tài)掃描顯示的位控端。管腳鎖定：FIN 鎖定2號(hào)腳SMMC 鎖定83號(hào)腳其余管腳鎖定普通的I/O腳4 硬件制作及調(diào)試情況脈沖產(chǎn)生電路和由D觸發(fā)器組成的二分頻電路原理圖圖中電阻為10兆歐，10號(hào)腳接51pF電容，11號(hào)腳接100pF電容。動(dòng)態(tài)顯示系統(tǒng)的接線原

12、理其框圖所示，由總線型數(shù)據(jù)選擇器、計(jì)數(shù)器、七段譯碼器、譯碼器等組成。 動(dòng)態(tài)掃描系統(tǒng)框圖實(shí)物連接圖5 設(shè)計(jì)結(jié)果情況根據(jù)函數(shù)發(fā)生器調(diào)節(jié)頻率，數(shù)碼管顯示的頻率和發(fā)出的頻率一致，頻率調(diào)節(jié)范圍為1999999Hz。6 心得體會(huì) 起初是一頭霧水，建立模塊不知道如何下手，兜了很大的圈子，但是后來憑借稍微扎實(shí)的功底和大膽設(shè)想，硬件電路很快就完成接線并通過測(cè)試。 建立模塊：一開始在模塊編輯狀態(tài)下，一個(gè)管腳一個(gè)管腳定義，并排布管腳，以及與它相應(yīng)的邏輯功能結(jié)合，就是與文本取相同的器件名，就能將定義的模塊賦予相應(yīng)的邏輯功能?？墒亲鞒鰜淼哪K外觀欠佳，不利于頂層原理圖的繪制。而且編輯一旦出錯(cuò)，就難以刪除，造成不必要的麻煩。但是接下來同學(xué)給了我一點(diǎn)提示，就是直接在文本編輯狀態(tài)下，輸入模塊的內(nèi)部邏輯結(jié)構(gòu)，保存為.vhd，軟件自動(dòng)生成模塊管腳圖。 下載測(cè)試后的硬件接線又是一大難題，老師并沒有給出硬件設(shè)計(jì)的詳細(xì)步驟。研究頂層原理圖，我一直糾結(jié)于它到底如何實(shí)現(xiàn)功能的。在研究頂層原理圖未果之后，我決定不再糾結(jié)它的內(nèi)部構(gòu)造，而是轉(zhuǎn)變思路，看外部管腳如何連接。雖然內(nèi)部結(jié)構(gòu)復(fù)雜難懂，但是整個(gè)邏輯器件于外界的聯(lián)系只有管腳。 可能我的出發(fā)點(diǎn)是對(duì)的，在硬件電路連接成功后，我才漸漸發(fā)現(xiàn)可邏