1、大規(guī)?？删幊踢壿嬈骷O(shè)計(jì)課程的實(shí)驗(yàn)教學(xué)改革探索隨著集成電路技術(shù)的迅猛發(fā)展，作為電子設(shè)計(jì)自動(dòng)化 （EDA）硬件基礎(chǔ)的大規(guī)?？删幊踢壿嬈骷≒rogrammable LogicDevices ，PLD）得到廣泛應(yīng)用， PLD通過編程可以靈活方便地構(gòu)建和修改數(shù)字電子系統(tǒng)。PLD設(shè)計(jì)技術(shù)的發(fā)展和普及給數(shù)字系統(tǒng)設(shè)計(jì)帶來了革命性的變化，傳統(tǒng)的“固定功能集成塊 +連線”的設(shè)計(jì)方法正逐步退出歷史舞臺(tái)， 而基于大規(guī)?？删幊踢壿嬈骷脑O(shè)計(jì)方法正在成為電子系統(tǒng)設(shè)計(jì)方法的主流。 作為電子科學(xué)與技術(shù)專業(yè)課的大規(guī)?？删幊踢壿嬈骷O(shè)計(jì)，主要講授大規(guī)?？删幊踢壿嬈骷脑砼c應(yīng)用， 幫助學(xué)生了解和熟悉大規(guī)?？删幊踢壿嬈骷O(shè)計(jì)的

2、基本思想， 掌握數(shù)字系統(tǒng)設(shè)計(jì)的方法、 CPLD/FPGA 器件、流行的 EDA設(shè)計(jì)軟件和 HDL設(shè)計(jì)語言等， 并通過范例教學(xué)和實(shí)驗(yàn)課的上機(jī)實(shí)驗(yàn)，使學(xué)生掌握用 Verilog 和 VHDL語言設(shè)計(jì)開發(fā)常用的數(shù)字電路和數(shù)字系統(tǒng)的技能， 提高解決實(shí)際問題的能力1 。在實(shí)際的教學(xué)與實(shí)驗(yàn)過程中，教學(xué)手段和教學(xué)方法過于單一，僅僅通過多媒體課件的教學(xué)手段，由教師講授程序范例，缺乏學(xué)生的課堂參與和互動(dòng)，難以使學(xué)生較好地掌握EDA設(shè)計(jì)軟件和硬件描述語言（ HDL）等。此外，該課程的實(shí)驗(yàn)教學(xué)內(nèi)容較多，需要在實(shí)驗(yàn)課前指導(dǎo)學(xué)生掌握有關(guān)的EDA設(shè)計(jì)軟件操作， 而僅通過課堂教學(xué)和多媒體課件難以實(shí)現(xiàn)教學(xué)目標(biāo)2 ，3 。因此

3、，依據(jù)電子科學(xué)與技術(shù)專業(yè)本科生的該課程實(shí)際教學(xué)情況，筆者詳細(xì)分析了實(shí)驗(yàn)教學(xué)過程中存在的問題，提出了關(guān)于實(shí)驗(yàn)教學(xué)的改革方案。一、目前教學(xué)中存在的問題1. 在課堂教學(xué)方面， 教學(xué)手段和教學(xué)方法過于單一， 僅由教師講授程序范例， 缺乏學(xué)生的課堂參與和互動(dòng)， 難以提高學(xué)生的實(shí)踐和動(dòng)手能力。教師在課堂上采用常規(guī)講法，費(fèi)時(shí)費(fèi)力，學(xué)生對(duì)所講內(nèi)容仍無法徹底理解，難以實(shí)現(xiàn)對(duì)所學(xué)知識(shí)的靈活運(yùn)用。2. 在實(shí)驗(yàn)課程方面， 存在學(xué)生對(duì)實(shí)驗(yàn)準(zhǔn)備嚴(yán)重不足， 對(duì)實(shí)驗(yàn)缺乏獨(dú)立思考的能力等問題。 課前預(yù)習(xí)嚴(yán)重不足， 導(dǎo)致實(shí)驗(yàn)課時(shí)，學(xué)生把大多數(shù)時(shí)間、 精力放在程序的編寫和設(shè)計(jì)上。 由于大多數(shù)學(xué)生都是第一次接觸硬件描述語言， 對(duì) V

4、erilog 語法不能很好地理解和運(yùn)用，例如并行語句等，程序設(shè)計(jì)占用時(shí)間過多，導(dǎo)致調(diào)試、仿真、修改、完善時(shí)間不夠，部分學(xué)生不能完成實(shí)驗(yàn)任務(wù)。3. 在考查學(xué)生實(shí)際操作能力的實(shí)驗(yàn)考核階段， 缺乏對(duì)學(xué)生實(shí)際掌握有關(guān) EDA軟件操作的能力進(jìn)行量化考核的有效手段和工具。截至目前，該課程只是通過卷面的考試來考核學(xué)生對(duì)有關(guān)EDA設(shè)計(jì)軟件和HDL設(shè)計(jì)語言等的掌握效果，沒有通過實(shí)驗(yàn)考試來考核學(xué)生實(shí)際動(dòng)手能力的過程，只是對(duì)學(xué)生利用HDL語言編寫相關(guān)設(shè)計(jì)程序進(jìn)行考試， 對(duì) EDA軟件的操作考核只是停留在卷面上，這種死記硬背通過考試的方法不適合大規(guī)?？删幊踢壿嬈骷O(shè)計(jì)這門以實(shí)踐為主、強(qiáng)調(diào)動(dòng)手能力的課程。綜上所述，在大

5、規(guī)?？删幊踢壿嬈骷O(shè)計(jì)課程的教學(xué)過程中還存在一些嚴(yán)重影響教學(xué)質(zhì)量的因素。 為了響應(yīng)國家“十二五”規(guī)劃中明確提出的建設(shè)創(chuàng)新型國家的任務(wù)， 培養(yǎng)創(chuàng)新型大學(xué)生的要求，我們必須逐步改革和完善現(xiàn)有的教學(xué)模式、 教學(xué)手段和實(shí)驗(yàn)方法 4 ，5 ，提高教學(xué)質(zhì)量，為培養(yǎng)開創(chuàng)未來的全面發(fā)展型人才奠定基礎(chǔ)。二、實(shí)驗(yàn)教學(xué)改革的整體規(guī)劃為了優(yōu)化實(shí)驗(yàn)教學(xué)和實(shí)踐環(huán)節(jié)， 提高學(xué)生的動(dòng)手能力， 突出實(shí)驗(yàn)教學(xué)的重點(diǎn)， 必須摒棄傳統(tǒng)的教學(xué)思路， 重新構(gòu)建實(shí)驗(yàn)教學(xué)體系。在實(shí)驗(yàn)教學(xué)中要貫徹“激發(fā)興趣、夯實(shí)基礎(chǔ)、引導(dǎo)創(chuàng)新、全面培養(yǎng)”的教學(xué)方針， 通過對(duì)教學(xué)手段和實(shí)驗(yàn)方法的改革， 擴(kuò)展“范例”教學(xué)模式， 對(duì)教學(xué)內(nèi)容進(jìn)行重新設(shè)計(jì)， 采用新的

6、教學(xué)手段，整個(gè)課程主要圍繞大規(guī)模可編程邏輯器件實(shí)際的設(shè)計(jì)開發(fā)流程展開， 加強(qiáng)課堂教學(xué)與實(shí)踐的緊密結(jié)合， 使學(xué)生明確本課程的學(xué)習(xí)目標(biāo)是掌握大規(guī)?？删幊踢壿嬈骷木唧w設(shè)計(jì)和使用流程，進(jìn)而提高學(xué)生的課堂參與度和互動(dòng)性，增強(qiáng)其學(xué)習(xí)主動(dòng)性。三、實(shí)驗(yàn)教學(xué)改革的具體內(nèi)容對(duì)實(shí)驗(yàn)教學(xué)內(nèi)容的設(shè)計(jì)要堅(jiān)持“從實(shí)踐出發(fā)，通過實(shí)例化教學(xué)，強(qiáng)調(diào)設(shè)計(jì)流程，提升學(xué)生參與度和互動(dòng)性”的原則 6 。實(shí)例化程序和設(shè)計(jì)流程是本課程的主要內(nèi)容， 要求學(xué)生對(duì) HDL語言和 EDA軟件設(shè)計(jì)流程等深入理解 7 ，熟練掌握。因此，這部分教學(xué)內(nèi)容要通過教學(xué)演示軟件進(jìn)行詳細(xì)講解，并利用該軟件作為教學(xué)手段提高學(xué)生在課堂教學(xué)中的參與性和互動(dòng)性。對(duì)實(shí)驗(yàn)考

7、核部分， 通過實(shí)驗(yàn)考試軟件系統(tǒng)對(duì)學(xué)生的實(shí)際實(shí)踐能力進(jìn)行考核， 并給出量化的評(píng)判和考核結(jié)果，根據(jù)考核結(jié)果有針對(duì)性地給出如何提高其實(shí)驗(yàn)實(shí)踐能力的指導(dǎo)性意見，使該實(shí)驗(yàn)考試軟件系統(tǒng)不僅成為進(jìn)行實(shí)驗(yàn)考核的有效手段，而且作為學(xué)生檢驗(yàn)自己實(shí)際動(dòng)手能力的標(biāo)準(zhǔn)，根據(jù)評(píng)判結(jié)果縮短學(xué)習(xí)差距，增強(qiáng)學(xué)習(xí)效果。具體的實(shí)驗(yàn)教學(xué)改革內(nèi)容如下：1.大規(guī)?？删幊踢壿嬈骷O(shè)計(jì)課程教學(xué)演示軟件系統(tǒng)方案設(shè)計(jì)及開發(fā)。開發(fā)用于大規(guī)模可編程邏輯器件設(shè)計(jì)課程的教學(xué)演示軟件，通過該軟件的使用，與具體實(shí)驗(yàn)實(shí)踐相結(jié)合，強(qiáng)化課堂教學(xué)效果， 提高學(xué)生對(duì)EDA軟件的掌握能力。 在教學(xué)演示軟件設(shè)計(jì)和開發(fā)過程中，如何選擇教學(xué)的實(shí)例化程序，如何設(shè)計(jì)教學(xué)演示軟件

8、系統(tǒng)， 使得其與實(shí)踐過程一致并提高學(xué)生的參與度和互動(dòng)性是需要解決的關(guān)鍵問題。首先給出典型器件的結(jié)構(gòu)模型，分析其各組成電路的結(jié)構(gòu)， 明確具體的設(shè)計(jì)要素和使用流程及方法，然后通過實(shí)例化教學(xué)，運(yùn)用 Verilog 和 VHDL講授程序設(shè)計(jì)，進(jìn)而逐步完成大規(guī)模可編程邏輯器件的全部設(shè)計(jì)流程和下載。并通過對(duì)電子科學(xué)與技術(shù)專業(yè)本科生實(shí)際課堂教學(xué)的運(yùn)用，考察該軟件系統(tǒng)的教學(xué)效果， 對(duì)該軟件系統(tǒng)進(jìn)行改進(jìn)和完善， 進(jìn)而提高學(xué)生的課堂參與度和互動(dòng)性，增強(qiáng)其學(xué)習(xí)主動(dòng)性。2. 大規(guī)?？删幊踢壿嬈骷O(shè)計(jì)課程實(shí)驗(yàn)考試軟件系統(tǒng)設(shè)計(jì)與開發(fā)。開發(fā)用于大規(guī)?？删幊踢壿嬈骷O(shè)計(jì)課程的實(shí)驗(yàn)考試軟件系統(tǒng)， 在實(shí)驗(yàn)考試軟件系統(tǒng)的設(shè)計(jì)和開發(fā)過程中， 如何有針對(duì)性地考核學(xué)生實(shí)際掌握有關(guān) EDA軟件操作的技能， 對(duì)考核結(jié)果進(jìn)行量化評(píng)判，并針對(duì)每個(gè)學(xué)生的成績給出量化的指導(dǎo)性意見，幫助其提高實(shí)踐能力是需要解決的另一個(gè)關(guān)鍵問題。 通過該軟件系統(tǒng)可以對(duì)學(xué)生掌握有關(guān) EDA軟件的操作能力做量化的考核， 給出具體的評(píng)分標(biāo)準(zhǔn)和結(jié)果，對(duì)學(xué)生的實(shí)際操作能力做出量化的、具有實(shí)際指導(dǎo)意義的評(píng)判， 從而為課程教學(xué)和學(xué)生學(xué)習(xí)及實(shí)驗(yàn)教學(xué)的改進(jìn)和實(shí)踐能力的提高制定明確且切實(shí)有效的目標(biāo)。四、結(jié)語大規(guī)?？删幊踢壿嬈骷O(shè)計(jì) 是一門強(qiáng)調(diào)實(shí)驗(yàn)教學(xué)和實(shí)踐環(huán)節(jié)的課程， 只有通過強(qiáng)化實(shí)驗(yàn)教學(xué)， 才能提高學(xué)生實(shí)踐和創(chuàng)新能力，而教學(xué)演示軟件的引入可以強(qiáng)化課堂教學(xué)效果，