微納集成電路制造工藝Micro-nanoscaleIntegratedCircuitFabricationProcess“集”“微”成著·用“芯”圓夢1959年開設(shè)課程初創(chuàng)1970-1980年創(chuàng)建完整的半導(dǎo)體工藝生產(chǎn)線，至今仍用于工藝實(shí)踐教學(xué)工藝實(shí)習(xí)線2015年西電學(xué)堂《現(xiàn)代集成電路制造技術(shù)》在線課程上線線上教學(xué)2022年在中國大學(xué)MOOC網(wǎng)和eMOOC聯(lián)盟均完成課程建設(shè)并開課MOOC/eMOOC研制我國第一根鍺單晶（1959）開創(chuàng)了本課程理論聯(lián)系實(shí)踐的教學(xué)特色。微納集成電路制造工藝：-微電子科學(xué)與工程（教改班）專業(yè)核心課必修，2.5學(xué)分，混合式教學(xué)（線下24學(xué)時(shí)，線上8學(xué)時(shí)，實(shí)踐16學(xué)時(shí)）課程歷史與發(fā)展：1959年開設(shè)教學(xué)質(zhì)量：省一流課程/校核心課及課程思政示范課實(shí)踐教學(xué)：國家IC虛擬仿真實(shí)驗(yàn)教學(xué)中心/國內(nèi)最大工藝實(shí)習(xí)凈化間課程介紹-HistoryofCourse我國著名微電子可靠性專家、西遷人孫青前輩創(chuàng)建了該課程國家集成電路設(shè)計(jì)與制造虛擬仿真實(shí)驗(yàn)平臺線上虛擬實(shí)驗(yàn)教學(xué)微納集成電路制造工藝Micro-nanoscaleICFabricationProcessSPOC課程與實(shí)踐教學(xué)在線網(wǎng)址SPOC課程：/course/231969236.html工藝仿真與工藝設(shè)計(jì)教學(xué)實(shí)踐平臺：微納集成電路制造工藝Micro-nanoscaleICFabricationProcess課程目標(biāo)傳承西電紅色基因培養(yǎng)科學(xué)精神和創(chuàng)新意識增強(qiáng)自主發(fā)展使命感和責(zé)任感掌握集成電路制造的工藝原理熟悉新技術(shù)、新材料與新設(shè)備理解集成電路制造與社會經(jīng)濟(jì)和環(huán)境的關(guān)系。知識目標(biāo)掌握工藝仿真與設(shè)計(jì)方法和工具具備分析、設(shè)計(jì)和解決工藝問題能力。能力目標(biāo)思政目標(biāo)微納集成電路制造工藝Micro-nanoscaleICFabricationProcess教學(xué)模式-線上線下混合教學(xué)教學(xué)平臺：線下智慧教室-講授、研討、案例、翻轉(zhuǎn)課堂；線上西電智課-SPOC課程、學(xué)習(xí)資料、作業(yè)；雨課堂-同步在線教學(xué)、隨堂測試、課后學(xué)習(xí)；線上國家仿真實(shí)驗(yàn)教學(xué)在線平臺-仿真與設(shè)計(jì)。工藝原理章節(jié)線下學(xué)時(shí)線上學(xué)時(shí)案例專題研討-延續(xù)摩爾定律的創(chuàng)新技術(shù)課程論文暨翻轉(zhuǎn)課堂工藝仿真工藝設(shè)計(jì)1緒論2.00.5

我國自主集成電路發(fā)展道路

2硅單晶1.00.5

3氧化3.01.0

氧化最新技術(shù)應(yīng)用與發(fā)展3

4擴(kuò)散

1.0

1

5離子注入4.00.5SOI制備

離子注入最新技術(shù)應(yīng)用1

6PVD

1.0

7CVD3.00.5應(yīng)變SOI

CVD最新技術(shù)應(yīng)用與發(fā)展1

8外延1.00.5

應(yīng)變硅

1

9光刻4.01.0

極紫外光刻最新技術(shù)應(yīng)用與發(fā)展1

10刻蝕1.00.5

刻蝕最新技術(shù)應(yīng)用與發(fā)展1

11金屬化3.00.5

HK+MG

金屬化最新技術(shù)應(yīng)用與發(fā)展

1

12工藝集成與工藝流程2.00.5

FinFET工藝集成最新技術(shù)與發(fā)展

13工藝仿真與工藝設(shè)計(jì)2.0

6合計(jì)學(xué)時(shí)：4024810/26/2微納集成電路制造工藝Micro-nanoscaleICFabricationProcess教材與參考資料一、教材：1、施敏，半導(dǎo)體制造工藝基礎(chǔ)/半導(dǎo)體制造基礎(chǔ)，安徽大學(xué)出版社/人民郵電出版社。工藝原理、技術(shù)特性與應(yīng)用、工藝仿真等教學(xué)。2、張汝京《納米集成電路制造工藝》清華大學(xué)出版社。先進(jìn)工藝技術(shù)、專題研討、案例等教學(xué)。3、PeterVanZant,《MicrochipFabrication-APracticalGuidetoSemiconductorProcssing》(英文第六版），電子工業(yè)出版社。雙語教學(xué)。4、本課程組，工藝仿真與工藝設(shè)計(jì)實(shí)驗(yàn)講義。工藝仿真與工藝設(shè)計(jì)實(shí)踐教學(xué)。二、參考書：4、溫德通，集成電路制造工藝與工程應(yīng)用，機(jī)械工業(yè)出版社。先進(jìn)工藝技術(shù)與工藝流程。5、StephenA.Campbell，微電子制造科學(xué)原理與工程技術(shù)，電子工業(yè)出版社。6、[美]HwaiyuGeng，半導(dǎo)體集成電路制造手冊，電子工業(yè)出版社。三、學(xué)習(xí)資料：教學(xué)視頻、企業(yè)工藝視頻、課程思政、工藝制造公眾號推文等。微納集成電路制造工藝Micro-nanoscaleICFabricationProcess期末考試50%工藝原理、特性和應(yīng)用，工藝問題分析和設(shè)計(jì)（閉卷）遵循多元考核原則，注重平時(shí)與過程考核，強(qiáng)調(diào)綜合能力與素質(zhì)考核。線上學(xué)習(xí)5%SPOC線上學(xué)習(xí)與測試（學(xué)在西電SPOC）翻轉(zhuǎn)課堂課程論文10%文獻(xiàn)查閱與分析，論文寫作、演講答辯等綜合能力（學(xué)在西電/智慧教室）課后習(xí)題15%知識的理解、掌握與應(yīng)用（學(xué)在西電）工藝仿真工藝設(shè)計(jì)15%仿真軟件掌握、典型工藝特性、工藝參數(shù)設(shè)計(jì)（在線仿真平臺）課程考核方式及組成隨堂測試與研討5%課堂聽講與研討發(fā)言表現(xiàn)（雨課堂/智慧教室）微納集成電路制造工藝Micro-nanoscaleICFabricationProcess第一章緒論西安電子科技大學(xué)微電子學(xué)院戴顯英2024年3月25日Chapter1Introduction“集”“微”成著·用“芯”圓夢緒論Introduction一、學(xué)情分析/課程介紹二、集成電路的重要性三、集成電路技術(shù)發(fā)展歷史五、摩爾定律——集成電路技術(shù)發(fā)展的規(guī)律與趨勢六、集成電路的產(chǎn)業(yè)模式與產(chǎn)業(yè)鏈集成電路制造工藝視頻四、中國半導(dǎo)體與集成電路發(fā)展歷程CourseintroductionImportanceofintegratedcircuitsHistoryofintegratedcircuitsMilestonesofICChinaMoore'sLaw-thetrendofICtechnologyICindustrialchainICfabricationvideo微納集成電路工藝Micro-nanoscaleICFabricationFrocess一、學(xué)情分析與課程介紹為什么要學(xué)習(xí)本課程本課程學(xué)習(xí)特點(diǎn)本課程知識結(jié)構(gòu)本章教學(xué)目標(biāo)本章學(xué)習(xí)要求與重點(diǎn)難點(diǎn)Whytolearn?FeaturesofthiscourseTeachingAimsContentStructureStudyrequirementsofthischapter微納集成電路工藝Micro-nanoscaleICFabricationFrocess1.1為什么要學(xué)習(xí)本課程？從工藝知識體系進(jìn)一步深入理解半導(dǎo)體器件的結(jié)構(gòu)、原理與性能VddInOutNMOSPMOS(a)DesignLayoutChipCross-section本課程是微電子科學(xué)與工程專業(yè)（教改班）專業(yè)核心課程了解IC設(shè)計(jì)與工藝技術(shù)和工藝參數(shù)的相關(guān)性關(guān)CMOSInverter了解制約我國自主集成電路制造工藝與產(chǎn)業(yè)卡脖子關(guān)鍵技術(shù)，樹立自主發(fā)展的使命感與責(zé)任心微納集成電路制造工藝Micro-nanoscaleICFabricationProcess1.2本課程的學(xué)習(xí)特點(diǎn)課程內(nèi)容：工藝技術(shù)原理與技術(shù)特性、工藝仿真和工藝設(shè)計(jì)三位一體工藝原理易理解知識點(diǎn)太多技術(shù)發(fā)展和知識更新快注重工藝的基本原理、基本特性、基本流程和基本應(yīng)用強(qiáng)調(diào)工藝仿真與設(shè)計(jì)關(guān)注工藝前沿技術(shù)微納集成電路制造工藝Micro-nanoscaleICFabricationProcess1.3課程知識體系結(jié)構(gòu)集成電路制造技術(shù)與工藝實(shí)踐第2章第3-11章第12章3氧化4擴(kuò)散5離子注入6PVD7CVD9光刻10刻蝕8外延硅單晶集成電路單項(xiàng)工藝工藝集成與工藝流程

Si的重要性

Si單晶制備

Si片制備12工藝集成與CMOS工藝流程第13章工藝仿真與設(shè)計(jì)實(shí)踐①工藝仿真②

工藝設(shè)計(jì)緒論第1章11金屬化8個(gè)單項(xiàng)工藝光刻OPC參數(shù)設(shè)計(jì)案例+專題+翻轉(zhuǎn)課堂微納集成電路制造工藝Micro-nanoscaleICFabricationProcess“四位一體”課程知識圖譜工藝原理工藝仿真工藝設(shè)計(jì)課程思政1.3課程知識體系結(jié)構(gòu)微納集成電路制造工藝Micro-nanoscaleICFabricationProcess1.4緒論學(xué)習(xí)目標(biāo)與重點(diǎn)難點(diǎn)了解集成電路技術(shù)的發(fā)展歷史熟悉摩爾定律、了解集成電路產(chǎn)業(yè)鏈理解集成電路技術(shù)對社會、經(jīng)濟(jì)和環(huán)境發(fā)展的作用學(xué)習(xí)目標(biāo)重點(diǎn)集成電路重要性、集成電路發(fā)展歷史、摩爾定律、集成電路產(chǎn)業(yè)模式難點(diǎn)集成電路的重要性與摩爾定律的作用與意義微納集成電路制造工藝Micro-nanoscaleICFabricationProcess2.集成電路的重要性信息技術(shù)：計(jì)算機(jī)、通信、互聯(lián)網(wǎng)、物聯(lián)網(wǎng)、大數(shù)據(jù)、AI等IC產(chǎn)業(yè)的價(jià)值：1美元Si晶圓→30美元IC→180美元電子產(chǎn)品→5600美元GDP2019年我國進(jìn)口：14.31萬億人民幣，IC-3055.5億美元（第一）2020年我國進(jìn)口：IC-3500億美元（第一）武器裝備-CPU、MCU、ADC/DAC、FPGA、DSP、高速接口芯片、射頻/毫米波芯片安防監(jiān)控-CPU、數(shù)字加密芯片、圖像傳感芯片、AI芯片、存儲芯片、高速接口芯片金融安全-數(shù)字加密芯片、HPCCPU、高速接口芯片、存儲芯片、高可信芯片超算服務(wù)-CPU、GPU、存儲芯片、高速接口芯片物聯(lián)網(wǎng)-MCU芯片、邊端AI芯片、射頻芯片、電源管理芯片、能量采集芯片生物醫(yī)療-CPU、GPU、AI芯片、傳感器芯片、射頻芯片、ADC/DAC2.1信息技術(shù)和產(chǎn)業(yè)的基石Thefoundationofinformationtechnologyandindustry微納集成電路制造工藝Micro-nanoscaleICFabricationProcess2.集成電路的重要性2.2美國針對中國IC技術(shù)與貿(mào)易的封鎖與打壓2021.5.19-創(chuàng)新與競爭法案2022.3.28-Chip4（四方聯(lián)盟）2022.8.13-芯片與科學(xué)法案2022.10.7-新出口管制2023.3.8-荷蘭宣布半導(dǎo)體設(shè)備出口限制微納集成電路制造工藝Micro-nanoscaleICFabricationProcess2.集成電路的重要性芯片將是相當(dāng)長一段時(shí)間內(nèi)大國博弈的最前沿芯片“卡脖子”問題成為我國長時(shí)期重大挑戰(zhàn)中興、華為事件凸顯芯片的核心戰(zhàn)略地位同學(xué)們：準(zhǔn)備著、時(shí)刻準(zhǔn)備著擔(dān)負(fù)起發(fā)展中國自主集成電路技術(shù)重任！2.3集成電路芯片卡脖子問題與關(guān)鍵技術(shù)EDA軟件：集成電路產(chǎn)業(yè)鏈頂端，全部是美國公司技術(shù)IC設(shè)計(jì)：從業(yè)人數(shù)最多，設(shè)計(jì)架構(gòu)（X86、ARM）IC制造：卡脖子關(guān)鍵技術(shù)最多，器件與工藝仿真軟件（Sivalco)、先進(jìn)工藝（應(yīng)變硅、FinFET、FD-SOI）、先進(jìn)設(shè)備（極紫外光刻機(jī)、CVD、刻蝕機(jī)、離子注入機(jī)）、高端光刻版、高端光刻膠、高純HF。。。封裝測試：EDA測試軟件微納集成電路制造工藝Micro-nanoscaleICFabricationProcess2.集成電路的重要性2.4

國家極其重視微電子與集成電路產(chǎn)業(yè)習(xí)近平總書記：”要將半導(dǎo)體芯片作為戰(zhàn)略性產(chǎn)業(yè)，抓住不放，實(shí)現(xiàn)跨越?！眹页雠_一系列重大舉措：發(fā)展綱要、投資基金、人才培養(yǎng)、學(xué)科設(shè)立、。。。

十三屆全國人大一次會議政府工作報(bào)告：集成電路列入制造強(qiáng)國建設(shè)首位。全國政協(xié)會議：郝躍院士提議設(shè)立集成電路一級學(xué)科、加快集成電路等高水平科技自立。微納集成電路制造工藝Micro-nanoscaleICFabricationProcess3、集成電路技術(shù)發(fā)展歷史19471952195419581961第一只晶體管（Transistor）AT&TBellLab第一片單晶鍺(monocrystalGe)第一根硅單晶(monocrystalSi)第一只集成電路（IntegratedCircuit）第一只IC商品Fairchild3、Integratedcircuitdevelopmenthistory微納集成電路制造工藝Micro-nanoscaleICFabricationProcess里程碑1—第一只（鍺）晶體管1947年：

貝爾實(shí)驗(yàn)室

BellLab.鍺(Ge)半導(dǎo)體晶體管：點(diǎn)接觸式發(fā)明人：JohnBardeen

andWalterBrattain1956諾貝爾獎(jiǎng)：JohnBardeen，WalterBrattain

andWilliamShockley（晶體管理論）

微納集成電路制造工藝Micro-nanoscaleICFabricationProcess里程碑2—第一只（混合）集成電路1958年9月12日：TI（德州儀器）鍺半導(dǎo)體：臺式結(jié)構(gòu)集成度：2個(gè)晶體管、2個(gè)電容、8個(gè)電阻刻蝕：黑蠟保護(hù)發(fā)明人：J.Kilby集成電路之父2000Nobel物理獎(jiǎng)思考1：第一只晶體管和集成電路都是Ge半導(dǎo)體，且Ge的μn和μp是Si的好幾倍，但為什么最終Si取代了Ge？微納集成電路制造工藝Micro-nanoscaleICFabricationProcess里程碑3—第一個(gè)單片集成電路1959年：仙童公司（FairchildSemiconductor）集成：6個(gè)器件的觸發(fā)器，Al引線現(xiàn)代SiIC的雛形：

襯底：2/5英寸(10mm)硅片

器件：Si，非Ge

工藝：SiO2

平面技術(shù)發(fā)明人：R.Noyce與Kilby并稱“集成電路之父”1956年加入肖克利實(shí)驗(yàn)室1957年脫離肖克利，組建仙童（Fairchild）公司微納集成電路制造工藝Micro-nanoscaleICFabricationProcess3.集成電路技術(shù)發(fā)展歷史年代事件1918Si單晶生長的CZ法（Czochralski）/直拉法1952擴(kuò)散工藝(Diffusion)1954第一個(gè)硅晶體管，Teal,貝爾實(shí)驗(yàn)室1957平版光刻抗蝕劑（光刻膠）Photoresist1957外延CVD技術(shù)(Epitaxy)1958離子注入(IonInplantation),Shockley1960第一個(gè)IC商品,FairChild公司1961第一個(gè)MOSFET(金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管),Chih-TangSah1963SiCMOS(互補(bǔ)型金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管)1967DRAM(動態(tài)隨機(jī)存儲器)，SimonSzeandDennard1971Intel4004微處理器（含2300個(gè)MOS管，10μm工藝）1982溝槽隔離(Trenchisolation)1989化學(xué)機(jī)械拋光（ChemicalMechanicalPolishing）微納集成電路制造工藝Micro-nanoscaleICFabricationProcess3.集成電路技術(shù)發(fā)展歷史年代事件1993Cu互連，STI（淺槽隔離），DUV(DeepUV)光刻1999SOI技術(shù)（Silicononinsulator,絕緣層上硅）2002低k介質(zhì)（與Cu互連技術(shù)配套）2003應(yīng)變Si技術(shù)（Strainedsilicon)2005第二代應(yīng)變硅技術(shù)2007高K介質(zhì)（取代SiO2柵介質(zhì)）+金屬柵（取代多晶硅柵）2009193納米浸入式光刻技術(shù)2011FinFET,22nm工藝,ChenmingHu2011FD-FOI，22nm工藝,ChenmingHu2016年以后至今后摩爾定律時(shí)代-3DIC、3D封裝、微納集成電路制造工藝Micro-nanoscaleICFabricationProcess1、多選題：下列表述正確的是（）。近幾年我國進(jìn)口第一的商品是石油近幾年我國進(jìn)口第一的商品是集成電路第一只晶體管是硅（Si）半導(dǎo)體晶體管第一只晶體管是鍺（Ge）半導(dǎo)體晶體管ABCD提交多選題1分龍的傳人-薩支塘(Chih-TangSah1932年出生于北京，美國佛羅里達(dá)大學(xué)教授重要發(fā)明：CMOS技術(shù)：1963年與Wanlas共同發(fā)明解決了集成電路的功耗問題CMOSIC是最先進(jìn)的集成電路技術(shù)電子-空穴對復(fù)合理論榮譽(yù)：1981年獲J.J.Ebers獎(jiǎng)1989年獲得IEEEJackMorton獎(jiǎng)半導(dǎo)體工業(yè)協(xié)會（SIA）最高獎(jiǎng)（1998）美國工程院院士、中國科學(xué)院外籍院士微納集成電路制造工藝Micro-nanoscaleICFabricationProcess1936年出生于南京，臺灣交通大學(xué)大學(xué)教授重要貢獻(xiàn)：NVM：1967年與DawonKahng共同發(fā)明應(yīng)用：Flash-閃存，核心技術(shù)是NVM《半導(dǎo)體器件物理》：1969年出版，全球半導(dǎo)體與微電子專業(yè)使用最多的書《半導(dǎo)體制造基礎(chǔ)》：本課程主要教材榮譽(yù)：1991：IEEE電子器件Ebers獎(jiǎng)三獲“諾貝爾物理學(xué)獎(jiǎng)”提名美國工程院院士、中國科學(xué)院外籍院士龍的傳人-施敏(SimonSze)微納集成電路制造工藝Micro-nanoscaleICFabricationProcess龍的傳人-胡正明（ChenmingHu）1947年出生于北京，中國臺灣新竹交通大學(xué)大學(xué)教授重要貢獻(xiàn)：FinFET：鰭式場效應(yīng)晶體管（3D晶體管）FD-SOI：性能與FinFET媲美，但工藝更簡單延續(xù)摩爾定律的最重要技術(shù)從22nm到3nm工藝，均采用FinFET榮譽(yù)：2015年獲美國國家技術(shù)和創(chuàng)新獎(jiǎng)2016年獲美國國家科學(xué)獎(jiǎng)?wù)旅绹こ淘涸菏?、中國科學(xué)院外籍院士微納集成電路制造工藝Micro-nanoscaleICFabricationProcess西北電訊工程學(xué)院技術(shù)物理系507室（微電子學(xué)院前身），我國高校首條半導(dǎo)體工藝線1975黃昆等，5種硅平面器件，應(yīng)用在109丙型計(jì)算機(jī)上1963林蘭英，中國第一只硅單晶1959北京電子管廠，中國第一只鍺晶體管19571956我國第一個(gè)科技規(guī)劃-科技發(fā)展12年規(guī)劃，電子工業(yè)為重點(diǎn)發(fā)展目標(biāo)，半導(dǎo)體技術(shù)被列為四大科研重點(diǎn)之一1958王守武、王守覺兄弟，中國第一批鍺合金高頻晶體管，并應(yīng)用在109乙計(jì)算機(jī)上1961林蘭英，中國第一片硅外延材料1965王守武，我國第一塊集成電路1965.9，771所研制成功156型微機(jī)，為我國航天事業(yè)做出突出貢獻(xiàn)第一階段：艱苦創(chuàng)業(yè)（1956-1975）Arduous

Pioneering4.中國半導(dǎo)體與集成電路發(fā)展歷程西軍電（西電前身），中國第一塊鍺單晶1958王陽元設(shè)計(jì)、中科院109廠生產(chǎn)出中國第一塊1024位動態(tài)隨機(jī)存儲器-DRAM。微納集成電路制造工藝Micro-nanoscaleICFabricationProcess1986531戰(zhàn)略-普及5μm，開發(fā)3μm，攻關(guān)1μm531目標(biāo)的實(shí)現(xiàn)：全部都是引進(jìn)的技術(shù)1989華晶電子成立-中國微電子產(chǎn)業(yè)的黃埔軍校第二階段：“芯”酸歷程（1986-1995）Tough

Journey908工程-投資20億，八五期間達(dá)到1μm技術(shù)19901997年投產(chǎn)：月產(chǎn)800片，虧損2.4億元，技術(shù)落后4-5代反思：計(jì)劃經(jīng)濟(jì)運(yùn)行體制遠(yuǎn)不能適應(yīng)芯片產(chǎn)業(yè)發(fā)展的內(nèi)在規(guī)律1995909工程-投資100億，0.5μm工藝起步8英寸線華虹-NEC：1999年投產(chǎn)，0.35-0.24μm技術(shù)，利潤5.16億元貝嶺微電子，大陸第一條4英寸晶圓生產(chǎn)線（購買)19884.中國半導(dǎo)體與集成電路發(fā)展歷程微納集成電路制造工藝Micro-nanoscaleICFabricationProcess4.中國半導(dǎo)體與集成電路發(fā)展歷程第三階段：世紀(jì)曙光（2000至今）DawnofNewCentury2000中芯國際成立，目前14nm量產(chǎn)成立國家集成電路產(chǎn)業(yè)投資基金，1250億20142016長江存儲、武漢新芯、紫光國器、大基金投資863-超大規(guī)模集成電路設(shè)計(jì)專項(xiàng)2001申威芯片：用于我國首臺超級計(jì)算機(jī)“神威·太湖之光”龍芯芯片：北斗衛(wèi)星等國防軍工領(lǐng)域得到廣泛應(yīng)用2004華為海思成立，2020第一季度世界第10麒麟9905G：7nm+EUV,性能最高“核高基”列為16個(gè)科技重大專項(xiàng)之首20062013：02專項(xiàng)-“22納米關(guān)鍵工藝技術(shù)先導(dǎo)研究與平臺建設(shè)”項(xiàng)目驗(yàn)收，1656項(xiàng)專利，美國專利501項(xiàng)。2020首次設(shè)立交叉門類一級學(xué)科《集成電路科學(xué)與工程》微納集成電路制造工藝Micro-nanoscaleICFabricationProcess中國芯的奠基人FoundersofChineseIC-黃昆中國半導(dǎo)體的開山鼻祖

中國搞半導(dǎo)體的，都是他的徒子徒孫！-楊振寧重要貢獻(xiàn)：

創(chuàng)建中國第一個(gè)半導(dǎo)體專業(yè)與諾獎(jiǎng)獲得者Born共著《晶格動力學(xué)理論》榮譽(yù)：1955年當(dāng)選中國科學(xué)院學(xué)部委員（院士)；2001年獲中國國家最高科學(xué)技術(shù)獎(jiǎng)“學(xué)習(xí)知識不是越多越好，越深越好，而是要服從于應(yīng)用，要與自己駕馭知識的能力相匹配?！?黃昆4.中國半導(dǎo)體與集成電路發(fā)展歷程微納集成電路制造工藝Micro-nanoscaleICFabricationProcess2、多選題：下面說法正確的是（）。我國第一個(gè)科技規(guī)劃是863計(jì)劃我國第一個(gè)科技規(guī)劃是1956年的科技發(fā)展12年規(guī)劃中國半導(dǎo)體與集成電路奠基人是黃昆中國半導(dǎo)體與集成電路奠基人是王昆ABCD提交多選題1分5、摩爾定律Moore’s

LawMoore’sLaw-IT第一定律1964年：Intel創(chuàng)始人戈登·摩爾（GordenMoore）提出集成度：每12個(gè)月翻一番完整版摩爾定律集成度：每24個(gè)月翻一番最小特征尺寸：每3年減小70%價(jià)格：每2年下降50%摩爾定律的核心：最小特征尺寸摩爾定律的根本推動力：技術(shù)：不斷的創(chuàng)新市場：需求與成本最小化課后學(xué)習(xí)與思考2：集成電路技術(shù)為什么要按照摩爾確定的定律發(fā)展？課后學(xué)習(xí)與思考3：摩爾定律的意義是什么？微納集成電路制造工藝Micro-nanoscaleICFabricationProcess摩爾定律的特征尺寸特征尺寸CD：器件中最小線條寬度（線寬）,是一條工藝線中能加工的最小尺寸,也是工藝水平的標(biāo)志。工藝節(jié)點(diǎn)：90nm、28nm、7nm、5nm。。。CMOSIC：CD指器件柵電極寬度，它決定了溝道長度LIC設(shè)計(jì)：CD是最小設(shè)計(jì)尺寸單位（設(shè)計(jì)規(guī)則）縮小特征尺寸：等比例縮小提高驅(qū)動電流：提高器件及IC的性能提高集成度：增大IC的規(guī)模

L-溝道長度（柵極寬度）ID-漏端電流（驅(qū)動電流）5、摩爾定律Moore’s

Law微納集成電路制造工藝Micro-nanoscaleICFabricationProcessIntel的摩爾定律CPUintegration:1971-2015nearly2.4milliontimes5、摩爾定律Moore’s

Law微納集成電路制造工藝Micro-nanoscaleICFabricationProcess特征尺寸與晶圓尺寸的摩爾定律Intel12英寸wafer

特征尺寸的摩爾定律1971年：10μm1990年：0.8μm2001年：0.13μm2010年：45nm2013年：32nm2015年：22nm（22納米后工藝節(jié)點(diǎn)與柵長不對應(yīng)）2021：5nm將來：3-1nmSi晶圓尺寸的摩爾定律：1960′s：25mm（1英寸）1970′s：50mm（2英寸）1980′s：100mm（4英寸）1990′s：200mm（8英寸）2000′s：300mm（12英寸）現(xiàn)在：300mm:（12英寸）將來：450mm（18英寸)提問2：最小特征尺寸有沒有極限？提問3：為什么要不斷增大Si晶圓尺寸？2021年麒麟9000：5nm，153億晶體管5、摩爾定律Moore’s

Law微納集成電路制造工藝Micro-nanoscaleICFabricationProcessITRS-國際半導(dǎo)體技術(shù)路線圖ITRS（InternationalTechnologyRoadmapforSemiconductor）產(chǎn)業(yè)界的摩爾定律：預(yù)測全球半導(dǎo)體集成電路未來15年技術(shù)走向1999年：第一版，每兩年一版，雙數(shù)年是修訂版，共9版2016年：最后的晚餐思考4：集成電路技術(shù)與產(chǎn)業(yè)為什么要按照摩爾定律發(fā)展？內(nèi)容：涉及整個(gè)集成電路產(chǎn)業(yè)鏈預(yù)測：三個(gè)階段Research：96-72個(gè)月前Development:48-24個(gè)月前Production:2019-2021年微納集成電路制造工藝Micro-nanoscaleICFabricationProcess后摩爾定律PostMoore'slaw后摩爾定律時(shí)代MoreMooreMorethanMooreBeyondMoore硅集成電路工藝技術(shù)的瓶頸與挑戰(zhàn)材料極限：電子和空穴遷移率不能滿足器件性能的提升物理極限：量子隧穿、費(fèi)米釘扎、自旋輸運(yùn)。。。工藝極限：光刻技術(shù)越來越難以曝光更小的特征尺寸器件極限：時(shí)鐘頻率受功耗密度大幅增加的影響而降低如何突破摩爾定律的硅工藝極限？微納集成電路制造工藝Micro-nanoscaleICFabricationProcess后摩爾定律PostMoore'slaw如何突破摩爾定律的硅工藝極限？微納集成電路制造工藝Micro-nanoscaleICFabricationProcess后摩爾定律PostMoore'slaw核心：繼續(xù)CMOS等比例縮小關(guān)鍵技術(shù)：應(yīng)變Si：應(yīng)用于90-65-45nm高k介質(zhì)+金屬柵：45-32nm非平面器件（3DCMOS）：FinFET,22-16nm高遷移率溝道材料：Ge、GeSn、GaAs、InP等，16nm及以下節(jié)點(diǎn)新器件：負(fù)電容場效應(yīng)晶體管MoreMoore-延續(xù)摩爾定律摩爾定律的推動力：創(chuàng)新！創(chuàng)新！創(chuàng)新！微納集成電路制造工藝Micro-nanoscaleICFabricationProcess后摩爾定律PostMoore'slaw核心：性能增強(qiáng)關(guān)鍵技術(shù)：3DIC/三維集成電路MorethanMoore-擴(kuò)展摩爾定律SiP：系統(tǒng)級封裝WLP：晶圓級封裝MCP：多芯片封裝3DIC示意2021年三星第七代V

NAND閃存：MCP雙堆棧技術(shù)，176層微納集成電路制造工藝Micro-nanoscaleICFabricationProcess關(guān)鍵技術(shù)：Electronic：電子器件TFET：隧穿場效應(yīng)晶體管GraphenepnJunction：石墨烯pn結(jié)Spintronic：自旋電子器件BeyondMoore(BeyondCMOS)-超越摩爾定律或新摩爾定律后摩爾定律PostMoore'slaw核心：非SiCMOS的新器件采用新材料及新晶體管：III-V,納米線，納米管，硅光電子等。微納集成電路制造工藝Micro-nanoscaleICFabricationProcess國際器件與系統(tǒng)路線圖-IRDSIRDS（InternationalRoadmapforDevicesandSystems）超越摩爾定律：系統(tǒng)互連、量子計(jì)算機(jī)、神經(jīng)系統(tǒng)計(jì)算機(jī)等2017年11月第一版：FinFET：持續(xù)微縮到2021年2019年以后：開始環(huán)繞式柵極(GAA)晶體管SiCMOS：2024年結(jié)束代表性器件與IC：神經(jīng)形態(tài)電路量子位與自旋電子學(xué)等微納集成電路制造工藝Micro-nanoscaleICFabricationProcessIT第一定律：集成電路、計(jì)算機(jī)、互聯(lián)網(wǎng)、AI、大數(shù)據(jù)、生物學(xué)推動了集成電路與信息技術(shù)的創(chuàng)新與發(fā)展商業(yè)與經(jīng)濟(jì)學(xué)的意義：197019801990200020102020控制整個(gè)產(chǎn)業(yè)鏈的技術(shù)發(fā)展節(jié)奏，保持活力；主動更新技術(shù)，不斷提高競爭門檻保證在技術(shù)更新?lián)Q代前賺取足夠利潤摩爾定律的偉大意義5.摩爾定律

Moore’s

LawThegreatsignificanceofMoore'sLaw微納集成電路制造工藝Micro-nanoscaleICFabricationProcess理解摩爾定律摩爾定律·人生規(guī)劃做好學(xué)習(xí)規(guī)劃：控制節(jié)奏，切忌三天打魚兩天曬網(wǎng)主動學(xué)習(xí)：活到老，學(xué)到老好的學(xué)習(xí)成績：不斷進(jìn)步馬克思主義原理中國革命：毛澤東思想經(jīng)濟(jì)與社會發(fā)展：十四五規(guī)劃百年中國夢：習(xí)近平新時(shí)代中國特色社會主義思想微納集成電路制造工藝Micro-nanoscaleICFabricationProcess3、單選題：對摩爾定律描述正確的是（）。集成度每年增加一倍價(jià)格每年下降50%最小特征尺寸每3年減小70%摩爾定律永不失效ABCD提交單選題1分6.集成電路的產(chǎn)業(yè)模式與產(chǎn)業(yè)鏈6.1產(chǎn)業(yè)模式IndustrialModelIDM：集成器件制造商(IntegratedDeviceManufactory)，集設(shè)計(jì)、制造和封裝測試于一體，如Intel、Samsung等Fabless：無晶圓廠的IC設(shè)計(jì)公司，只做芯片設(shè)計(jì)，如高通、海思Foundry：標(biāo)準(zhǔn)工藝加工廠/代客加工廠，無自己產(chǎn)品Foundry一詞來源于加工廠的鑄造車間；

優(yōu)良的加工技術(shù)(包括設(shè)計(jì)和制造)及優(yōu)質(zhì)的服務(wù)為客戶提供加工服務(wù)；

客戶群初期多為沒有生產(chǎn)線的設(shè)計(jì)公司；

隨著技術(shù)的發(fā)展，現(xiàn)在許多IDM公司也將相當(dāng)多的業(yè)務(wù)交給Foundry加工著名的Foundry：TSMC（臺積電）、UMC（臺聯(lián)華）、IMEC（歐洲微電子中心）、SIMC（中芯國際）、GlobalFoundry等微納集成電路制造工藝Micro-nanoscaleICFabricationProcess6.集成電路的產(chǎn)業(yè)模式與產(chǎn)業(yè)鏈6.2產(chǎn)業(yè)鏈IndustrialChainEDA及IP：Cadence、Synopsys、Mentor（無中國）芯片設(shè)計(jì)軟件、可編程設(shè)計(jì)軟件、系統(tǒng)設(shè)計(jì)軟件IC設(shè)計(jì)：英偉達(dá)、高通、聯(lián)發(fā)科、海思IC制造：臺積電、三星、中芯國際半導(dǎo)體工藝：14nm、7nm、5nm、3nm半導(dǎo)體設(shè)備：光刻機(jī)、刻蝕機(jī)、CVD襯底材料（晶圓）：Si、GaAs、SiC化學(xué)品：光刻膠、光刻版、HF、O2、CF4IC測試與封裝：日月光、安靠、長電科技課外線上學(xué)習(xí)：上網(wǎng)了解IC產(chǎn)業(yè)鏈各知名企業(yè)及相關(guān)業(yè)務(wù)微納集成電路制造工藝Micro-nanoscaleICFabricationProcess6.集成電路的產(chǎn)業(yè)模式與產(chǎn)業(yè)鏈6.3著名的IC設(shè)計(jì)公司FamousICdesigncompanies

排名公司2017年?duì)I收（百萬美元）2018年?duì)I收（百萬美元）變化1博通188242175415.60%2高通1721216450-4.40%3英偉達(dá)97141171620.60%4聯(lián)發(fā)科782678940.90%5海思5645757334.20%6AMD5329647521.50%7美滿2409293121.70%8賽靈思2476290417.30%9聯(lián)詠1547181817.60%10瑞昱1370151910.90%全球十大芯片設(shè)計(jì)公司

DIGITIMESResearch中國十大芯片設(shè)計(jì)公司

中國半導(dǎo)體協(xié)會微納集成電路制造工藝Micro-nanoscaleICFabricationProcess6.集成電路的產(chǎn)業(yè)模式與產(chǎn)業(yè)鏈全球十大Foundry2023第四季度/2024第一季度營收與市場占有率微納集成電路制造工藝Micro-nanoscaleICFabricationProcess6.集成電路的產(chǎn)業(yè)模式與產(chǎn)業(yè)鏈1931年出生于浙江寧波，臺積電創(chuàng)始人重要貢獻(xiàn)：Foundry：首創(chuàng)晶圓代工模式臺積電：1987年創(chuàng)辦，全球第一Foundry榮譽(yù)：被美國媒體評為半導(dǎo)體業(yè)50年歷史上最有貢獻(xiàn)人士和全球最佳經(jīng)理人臺灣半導(dǎo)體之父Foundry模式與臺積電創(chuàng)始人-張忠謀微納集成電路制造工藝Micro-nanoscaleICFabricationProcess6.集成電路的產(chǎn)業(yè)模式與產(chǎn)業(yè)鏈我的中國“芯”-中芯國際創(chuàng)始人張汝京重要貢獻(xiàn)：中芯國際：2000年創(chuàng)辦，全球排名第四，14nm工藝量產(chǎn)四起三落：不忘初心1988年在臺灣創(chuàng)辦世大半導(dǎo)體，2000年創(chuàng)辦中芯國際，2014年創(chuàng)辦新昇半導(dǎo)體公司，2018年創(chuàng)辦芯恩（青島）集成電路公司我的中國芯：造最好的中國芯家國情懷，回國報(bào)效，很有興趣，很有熱忱。我們就是中國人，我們努力讓中國變得更好。微納集成電路制造工藝Micro-nanoscaleICFabricationProcess6.集成電路的產(chǎn)業(yè)模式與產(chǎn)業(yè)鏈6.4IC產(chǎn)業(yè)鏈及工藝流程圖微納集成電路制造工藝Micro-nanoscaleICFabricationProcess6.集成電路的產(chǎn)業(yè)模式與產(chǎn)業(yè)鏈MakingChips微納集成電路制造工藝Micro-nanoscaleICFabricationProcess4、多選題：集成電路產(chǎn)業(yè)模式有（）。EDAIDMFoundryFablessABCD提交多選題1分摩爾定律·集微成著積微成著：《荀子·大略》：“夫盡小者大，積微成著，德至者色澤洽，行盡而聲問遠(yuǎn)。微不足道的事物,經(jīng)過長期積累,就會變得顯著集微成著集：同積，積累，集成、集成電路；微：微電子；微米和納米工藝；集成電路中微小的晶體管、電阻、電容、互連線；著：功能強(qiáng)大的集成電路（芯片）；微納集成電路制造工藝Micro-nanoscaleICFabricationProcess集微成著·用芯圓夢國家、集體與個(gè)人：甘做集成電路中的晶體管、電阻、電容、局部互連，各司其職、盡職盡責(zé)用”芯“圓夢：投身微電子與集成電路事業(yè)，為百年中國夢想貢獻(xiàn)自己的力量華為麒麟9000：2020年推出，5nm工藝，153億晶體管，全球手機(jī)最先進(jìn)、集成度最高和性能最全面的5GSoC芯片微納集成電路制造工藝Micro-nanoscaleICFabricationProcess本章小節(jié)清楚中國集成電路制造技術(shù)的卡脖子技術(shù)，理解集成電路的重要性了解集成電路發(fā)展歷史，熟悉中國集成電路的里程碑熟悉摩爾定律內(nèi)容，理解摩爾定律的意義和作用了解集成電路的產(chǎn)業(yè)模式和產(chǎn)業(yè)鏈微納集成電路制造工藝Micro-nanoscaleICFabricationProcess集成電路制造技術(shù)與工藝實(shí)踐Technology&PracticeofICFabrication課后學(xué)習(xí)任務(wù)1、摩爾定律的偉大意義。2、在美國和西方限制打壓中國微電子與集成電路技術(shù)和貿(mào)易的嚴(yán)峻形勢下，國家、高校、企業(yè)和自己如何應(yīng)對。3、拍攝小組討論的照片（不少于3張）和短視頻（不少于30秒，要有討論發(fā)言的清晰聲音）二、小組討論一、線上自主學(xué)習(xí)1、SPOC課程（學(xué)在西電課程門戶）：完成第一章1.4的教學(xué)視頻學(xué)習(xí)，完成1.6本章測試。完成第二章2.2和2.4的教學(xué)視頻學(xué)習(xí)，完成與2.2和2.4相關(guān)的測試題。2、學(xué)習(xí)了解2022年全球十大Foundry前五企業(yè)的業(yè)務(wù)、先進(jìn)工藝及營業(yè)額等3、學(xué)習(xí)《2021美國創(chuàng)新和競爭法案》和《2022科學(xué)與芯片法案》中有關(guān)限制中國微電子與集成電路的內(nèi)容。微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess同學(xué)們：準(zhǔn)備著時(shí)刻準(zhǔn)備著擔(dān)負(fù)起中國自主集成電路發(fā)展重任！微納集成電路制造工藝Micro-nanoscaleIntegratedCircuitFabricationProcess“集”“微”成著·用“芯”圓夢第二章硅單晶與硅晶圓制備Chapter2Siliconsinglecrystalandsiliconwaferpreparation本章主要教學(xué)內(nèi)容多晶硅的制備-線下講授半導(dǎo)體硅的重要性-線下教授直拉法制備Si單晶-線下講授Si晶圓的制備-線上自主學(xué)習(xí)微納集成電路工藝Micro-nanoscaleICFabricationFrocess熟悉硅半導(dǎo)體的重要性了解多晶硅提純的西門子法和改良西門子法了解多晶硅生產(chǎn)的環(huán)境污染、治理及國家大氣環(huán)境保護(hù)法律法規(guī)掌握直拉法生長硅單晶的工藝了解硅晶圓的制備方法學(xué)習(xí)目標(biāo)重點(diǎn)硅半導(dǎo)體的重要性多晶硅生產(chǎn)的環(huán)保直拉法生長硅單晶工藝難點(diǎn)直拉法制備硅單晶技術(shù)硅晶圓的晶向本章學(xué)習(xí)目標(biāo)和重難點(diǎn)微納集成電路工藝Micro-nanoscaleICFabricationFrocessGeSi電子遷移率（cm2/Vs）39001350空穴遷移率（cm2/Vs）1900500為什么絕大多數(shù)集成電路都采用了Si半導(dǎo)體？2.1Si半導(dǎo)體的重要性第一只晶體管第一個(gè)集成電路Ge鍺半導(dǎo)體應(yīng)用：Ge電子和空穴遷移率遠(yuǎn)高于Si微納集成電路工藝Micro-nanoscaleICFabricationFrocess2.1Si半導(dǎo)體的重要性為什么絕大多數(shù)集成電路都采用了Si半導(dǎo)體？Si元素占地殼重量的20%-25%，石英巖分布廣,開采成本低Si單晶的直徑在所有半導(dǎo)體晶體最大，降低了芯片的成本多晶硅（Poly-Si）可作為柵極、雜質(zhì)擴(kuò)散源、局部互聯(lián)等SiO2性能穩(wěn)定，在集成電路制造工藝中有各種用途，如掩蔽膜、鈍化膜、介質(zhì)隔離、絕緣介質(zhì)（多層布線）、絕緣柵等微納集成電路工藝Micro-nanoscaleICFabricationFrocess2.1Si半導(dǎo)體的重要性半導(dǎo)體Si在SiIC制造工藝中的重要應(yīng)用：單晶硅：器件與集成電路的襯底器件與集成電路的外延層器件與集成電路的有源區(qū)：阱、溝道、源、漏多晶硅（Poly-Si）：MOS器件的多晶Si柵和局部互連二氧化硅（SiO2）：平面工藝的關(guān)鍵，可作為（擴(kuò)散、離子注入、刻蝕）掩蔽膜、器件隔離、絕緣介質(zhì)（多層布線）、MOS柵介質(zhì)、MOS電容介質(zhì)等。SiIC制造工藝最先進(jìn)：目前最先進(jìn)制程是臺積電的3nm。微納集成電路工藝Micro-nanoscaleICFabricationFrocess2.1Si半導(dǎo)體的重要性Si在CMOSIC工藝中的應(yīng)用例子?xùn)牛憾嗑i外延：單晶Si隔離：SiO2阱：單晶Si金屬前：SiO2金屬間：SiO2襯底：單晶Si微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess1、下面對Si工藝表述準(zhǔn)確的是（）單晶硅、多晶硅和二氧化硅都有重要的工藝應(yīng)用。硅工藝的成本高。硅工藝成本低。硅工藝是最先進(jìn)的集成電路制造工藝。ABCD提交多選題1分制造硅單晶需要電子級純度多晶硅：99.9999999%（9N）-99.999999999%（11N）起始材料--石英巖（高純度硅砂--SiO2）冶金級硅：98%SiO2+SiC+C→Si(s)+SiO(g)+CO(g)<1mg

糖！2.2多晶Si制備點(diǎn)石成金2.2.1

冶金級多晶硅微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess西門子法：三氯氫硅氫還原法√最先進(jìn)工藝冶金法

硅烷法

2.2.2

多晶硅提純的西門子法2.2多晶Si制備微納集成電路制造工藝Micro-nanoscaleICFabricationFrocessSi(固冶金級多晶硅,s)+3HCl(g)→SiHCl3(g)+H2(g)HClSi硅粉SiHCl3

(三氯氫硅，TGS)純度：99.999999999%

(11N)SiHCl3沸點(diǎn)31.5℃,Fe、Al和B被去除

第一步：氯化（氧化）220-300℃三氯氫硅氫還原法(Hydrogenreductionoftrichlorosilane)2.2多晶Si制備微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess

第二步：氫化（還原）H2(g)+SiHCl3(g)

→

Si(s)+3HCl(g)4SiHCl3(g)

→

Si(s)+3SiCl4

+2H2SiCl4

+2H2?Si+4HCl2SiHCl3

?Si+2HCl+

SiCl4SiHCl3

?SiCl2+

HCl2BCl3

+3H2?2B+6HCl2PCl3

+3H2?2P+6HCl1050-1200℃>900℃大量副產(chǎn)物有害氣體三氯氫硅氫還原法(Hydrogenreductionoftrichlorosilane)2.2多晶Si制備微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess2.2多晶Si制備西門子法：約75%的副產(chǎn)物-尾氣SiCl4：STC，占尾氣的絕大部分遇潮濕空氣：即分解成硅酸和氯化氫遇火星：會爆炸HCl：有害氣體，對眼和呼吸道有強(qiáng)烈的刺激作用Cl2：毒氣，少量可使人頭暈、惡心，并導(dǎo)致農(nóng)作物減產(chǎn)和絕收；大量可致死亡SiH2Cl2：DCS，在空氣中易燃，100℃以上自燃，燃燒后生成氯化氫和氧化硅2.2.3多晶硅生產(chǎn)的安全與環(huán)境保護(hù)微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess2.2多晶Si制備多晶硅生產(chǎn)的廢氣處理課后學(xué)習(xí)：集成電路制造的環(huán)境污染與保護(hù)條例及法律法規(guī)。堿液淋洗法：NaOH、Ca（OH）2處理后：NaCl、CaCl2、SiO2

、Na2SO3缺點(diǎn)：H2無法處理、大量Cl離子排放、浪費(fèi)資源焚燒法：變廢為寶、節(jié)省能源變廢為寶：SiO2、NaCl、鹽酸等副產(chǎn)物可回收節(jié)能：燃燒的預(yù)熱可使廢液蒸發(fā)結(jié)晶，減少污染微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess尾氣回收與分離工藝：H2、TCS、STC四氯化硅氫化工藝：SiCl4+H2→SiHCl32012年，中國多晶硅企業(yè)70余家，僅20家通過了工信部能耗和環(huán)保標(biāo)準(zhǔn)的審查；2021年，改良西門子法的全流程綜合電耗減少超過70%；200→43.75kWh/kg-Si節(jié)能減排降耗回收循環(huán)2.2多晶Si制備技術(shù)創(chuàng)新：“改良西門子法”工藝微納集成電路工藝Micro-nanoscaleICFabricationFrocess2、下面對多晶硅工藝表述正確的是（）。電子級多晶硅的純度是98%。電子級多晶硅的純度是9N-11N。多晶硅制備最先進(jìn)的工藝是西門子法。多晶硅生產(chǎn)不存在大氣污染。ABCD提交多選題1分直拉法懸浮區(qū)熔法1918年：柴可拉斯基-Czochralski直徑最大、成本最低直拉法（CZ法）450mm（18英寸）拉晶儀2.3單晶Si制備ThewholeSicrystalisheldbytheseedcrystalCZSiliconcrystalgrowth

–dismountinga200mm

crystalfromthepuller微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess林蘭英（1918-2003）：中國半導(dǎo)體材料之母中國第一根硅單晶誕生中國第一臺開門式硅單晶爐制造成功中國第一根無位錯(cuò)的硅單晶拉制成功1958年1961年1962年2.3單晶Si的制備微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess西軍電中國高校第一根鍺半導(dǎo)體單晶：校史館1959年（西遷第二年），西軍電教學(xué)五樓，孫青等微電子學(xué)院前輩研制1959年國慶十周年大慶，北京軍事博物館展覽，彭紹輝上將參觀我?？蒲谐晒?，其中我院鍺單晶樣品成果也在展出2.3單晶Si的制備微納集成電路工藝Micro-nanoscaleICFabricationFrocess①

熔硅：1415℃調(diào)節(jié)坩堝位置：熔硅時(shí)間不易長②

引晶（下種）籽晶預(yù)熱：避免對熱場的擾動太大；籽晶與熔硅可長時(shí)間接觸，既不融化也不生長1、直拉法拉晶工藝原理與流程2.3單晶Si的制備微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess③

收頸（縮頸）

目的：抑制位錯(cuò)從籽晶向晶體延伸為什么收頸能抑制位錯(cuò)？1、直拉法拉晶工藝原理與流程2.3單晶Si的制備微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess目的：使晶體橫向生長到預(yù)定直徑溫度：降15-40℃拉速：減慢

⑤收肩（轉(zhuǎn)肩）目的：控制直徑，橫向生長→縱向生長拉速：提高2.3單晶Si的制備1、直拉法拉晶工藝原理與流程④

放肩：微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess⑥等徑生長熔硅液面在溫度場保持相對固定。⑦收尾熔硅料剩余一定量時(shí)，停止坩堝跟蹤。

2.3單晶Si的制備1、直拉法拉晶工藝原理與流程微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess點(diǎn)石成金·直拉法制備Si單晶微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess3、對直拉法制備Si單晶工藝表述正確的是（）。第一步工藝是引晶。第一步工藝是熔硅。抑制位錯(cuò)的工藝是放肩。抑制位錯(cuò)的工藝是收頸（縮頸）。ABCD提交多選題1分2.3單晶Si的制備2、懸浮區(qū)熔法（Float-Zone）工藝原理：通過射頻線圈，使多晶棒或單晶棒局部融化并懸浮。移動線圈或棒體降溫，懸浮熔體長成單晶。優(yōu)點(diǎn)：與直拉法對比可重復(fù)生長、提純單晶。無需坩堝、石墨托，污染少，純度較CZ法高。FZ單晶：高純（低氧、低碳）、高阻。缺點(diǎn)：單晶直徑不及CZ法。微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess直拉法

便宜更大的晶圓尺寸(450mm)位錯(cuò)密度：0～104cm2剩余原材料可重復(fù)使用區(qū)熔法

成本高晶圓尺寸最大150mm（6英寸）位錯(cuò)密度：103～105cm2高純度的硅單晶(不使用坩鍋)主要用于功率器件2.3單晶Si的制備3、直拉法vs懸浮區(qū)熔法微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess2.4Si晶圓的制備晶體生長整型切片磨片倒角刻蝕拋光清洗檢查包裝Si晶圓制備包括：整形(Reshaping)、晶體定向(Crystalorientation)、晶面標(biāo)識(Crystalmarking)、晶圓加工（Polishing）。微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess2.4.1

硅錠整形處理定位邊（參考面）：150mm或更小晶圓定位槽：200mm或更大直徑晶圓截掉頭尾直徑研磨定位邊或定位槽定位邊或定位槽磨角直徑研磨截掉頭尾問題1、為什么要定位邊或定位槽硅單晶晶體定向？問題2、如何確定定位邊或定位槽的方向？微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess2.4.2晶面標(biāo)識光照：正入射平行光反映出不同的圖像，從而確定晶面.腐蝕：晶面上出現(xiàn)小腐蝕坑1、硅單晶晶體定向光圖像定向法腐蝕后的圖形（111）晶面（100）晶面思考：為什么不同晶面的硅單晶腐蝕坑圖形不一樣？微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess2.4.2晶面標(biāo)識主參考面：主定位面或主標(biāo)志面起識別劃片方向作用作為晶錠機(jī)械加工定位的參考面作為硅晶圓裝架接觸位置，可減少硅片損耗次參考面：次定位面或次標(biāo)志面識別晶向和導(dǎo)電類型

2、Si晶圓的晶面標(biāo)識6英寸及以下直徑定位面：主參考面和次參考面8英寸及以上直徑定位槽：激光刻印Si片的晶向等信息微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess2.4.2晶面標(biāo)識3、Si晶圓晶向Crystalorientation晶體具有各向異性：不同晶面或晶向的物理、化學(xué)、機(jī)械、力學(xué)等特性不同。有效質(zhì)量（遷移率）楊氏模量化學(xué)腐蝕速率不同Si雙極器件與集成電路：{111}面的Si晶圓SiMOS器件與集成電路：{100}面的Si晶圓Si晶圓的晶向ZXY(100)Z(110)XY(111)ZXY微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess2.4.3Si晶圓加工切片、磨片、拋光1）切片（WaferSawing）將已整形、定向的單晶用切割的方法加工成符合一定要求的單晶薄片。切片基本決定了晶片的晶向、平行度、翹度。切片損耗占1/3。切割方法內(nèi)園切割：8英寸及以下優(yōu)點(diǎn)：平整度好缺點(diǎn)：表面損傷大線切割：12英寸優(yōu)點(diǎn)：效率高缺點(diǎn)：平整度差微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess目的：①

改善晶圓的平整度②

使每片晶圓各處厚度均勻③

使每批晶圓厚度一致

磨料：

①

要求：其硬度大于硅片硬度。

②

種類：Al2O3、SiC、ZrO、SiO2、MgO等

2.4.3Si晶圓加工2）磨片微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess目的：進(jìn)一步消除表面缺陷，獲得高度平整、光潔及無損層的“理想”表面。方法：機(jī)械拋光、化學(xué)拋光、化學(xué)機(jī)械拋光（CMP,chemical-mechanicalpolishing）2.4.3Si晶圓加工3）拋光①

機(jī)械拋光:與磨片工藝原理相同，磨料更細(xì)（0.1-0.5μm），MgO、SiO2、ZrO；

優(yōu)點(diǎn)：表面平整；缺點(diǎn)：損傷層深、速度慢。微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess②化學(xué)拋光（化學(xué)腐蝕）a.酸性腐蝕典型配方：HF:HNO3:CH3COOH=1:3:2(體積比)

3Si+4HNO3+18HF=3H3SiF6+4NO↑+8H2O注意腐蝕溫度：T=30-50℃,表面平滑；T<25℃,表面不平滑。b.堿性腐蝕：KOH、NaOH特點(diǎn)：1）適于大直徑（>75mm）;2）不需攪拌；3）表面無損傷。缺點(diǎn)：平整度差

2.4.3Si晶圓加工微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess上拋光墊下拋光墊硅片磨料2.4.3Si晶圓加工最先進(jìn)的拋光工藝：也用于SiIC制造的完全平整化特點(diǎn)：兼有機(jī)械與化學(xué)拋光兩者的優(yōu)點(diǎn)典型拋光液：SiO2+NaOHSi+2NaOH+H2O=Na2SiO3+2H2↑

③化學(xué)機(jī)械拋光（CMP，ChemicalMechanicalPolishing)微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess200mm（8英寸）硅片加工前后厚度與表面粗糙度變化2.4.3Si晶圓加工直徑450mm（18英寸）硅錠及硅晶圓成品微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess4、對Si晶圓加工工藝表述準(zhǔn)確的是（）。切割方法有內(nèi)圓切割和外圓切割切割方法有內(nèi)圓切割和線切割CMP屬于機(jī)械拋光技術(shù)CMP兼有機(jī)械與化學(xué)拋光的優(yōu)點(diǎn)ABCD提交多選題1分本章小節(jié)理解硅半導(dǎo)體的重要性了解多晶硅的制備、環(huán)境污染和治理，了解國家環(huán)境保護(hù)法律法規(guī)熟悉直拉法制備單晶硅的原理和工藝流程熟悉硅晶圓的制備與CMP的作用微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess第二次課后學(xué)習(xí)任務(wù)參見學(xué)習(xí)平臺的通知。二、課后作業(yè)一、線上自主學(xué)習(xí)1、SPOC課程（學(xué)在西電課程門戶）：完成第3章3.1、3.2和3.3的教學(xué)視頻學(xué)習(xí)，完成與3.1、3.2和3.3相關(guān)的測試題。2、查詢學(xué)習(xí)了解多晶硅與單晶硅生產(chǎn)的環(huán)境污染、保護(hù)治理及國家相關(guān)環(huán)境變化法律法規(guī)。3、查詢了解12英寸硅單晶的工藝流程和我國單晶硅制造的現(xiàn)狀。第三章氧化工藝Oxidation微納集成電路制造工藝微納集成電路制造工藝Micro-nanoscaleIntegratedCircuitFabricationProcess“集”“微”成著·用“芯”圓夢第二章硅單晶與硅晶圓制備Chapter2Siliconsinglecrystalandsiliconwaferpreparation本章主要教學(xué)內(nèi)容多晶硅的制備-線下講授半導(dǎo)體硅的重要性-線下教授直拉法制備Si單晶-線下講授Si晶圓的制備-線上自主學(xué)習(xí)微納集成電路工藝Micro-nanoscaleICFabricationFrocess熟悉硅半導(dǎo)體的重要性了解多晶硅提純的西門子法和改良西門子法了解多晶硅生產(chǎn)的環(huán)境污染、治理及國家大氣環(huán)境保護(hù)法律法規(guī)掌握直拉法生長硅單晶的工藝了解硅晶圓的制備方法學(xué)習(xí)目標(biāo)重點(diǎn)硅半導(dǎo)體的重要性多晶硅生產(chǎn)的環(huán)保直拉法生長硅單晶工藝難點(diǎn)直拉法制備硅單晶技術(shù)硅晶圓的晶向本章學(xué)習(xí)目標(biāo)和重難點(diǎn)微納集成電路工藝Micro-nanoscaleICFabricationFrocessGeSi電子遷移率（cm2/Vs）39001350空穴遷移率（cm2/Vs）1900500為什么絕大多數(shù)集成電路都采用了Si半導(dǎo)體？2.1Si半導(dǎo)體的重要性第一只晶體管第一個(gè)集成電路Ge鍺半導(dǎo)體應(yīng)用：Ge電子和空穴遷移率遠(yuǎn)高于Si微納集成電路工藝Micro-nanoscaleICFabricationFrocess2.1Si半導(dǎo)體的重要性為什么絕大多數(shù)集成電路都采用了Si半導(dǎo)體？Si元素占地殼重量的20%-25%，石英巖分布廣,開采成本低Si單晶的直徑在所有半導(dǎo)體晶體最大，降低了芯片的成本多晶硅（Poly-Si）可作為柵極、雜質(zhì)擴(kuò)散源、局部互聯(lián)等SiO2性能穩(wěn)定，在集成電路制造工藝中有各種用途，如掩蔽膜、鈍化膜、介質(zhì)隔離、絕緣介質(zhì)（多層布線）、絕緣柵等微納集成電路工藝Micro-nanoscaleICFabricationFrocess2.1Si半導(dǎo)體的重要性半導(dǎo)體Si在SiIC制造工藝中的重要應(yīng)用：單晶硅：器件與集成電路的襯底器件與集成電路的外延層器件與集成電路的有源區(qū)：阱、溝道、源、漏多晶硅（Poly-Si）：MOS器件的多晶Si柵和局部互連二氧化硅（SiO2）：平面工藝的關(guān)鍵，可作為（擴(kuò)散、離子注入、刻蝕）掩蔽膜、器件隔離、絕緣介質(zhì)（多層布線）、MOS柵介質(zhì)、MOS電容介質(zhì)等。SiIC制造工藝最先進(jìn)：目前最先進(jìn)制程是臺積電的3nm。微納集成電路工藝Micro-nanoscaleICFabricationFrocess2.1Si半導(dǎo)體的重要性Si在CMOSIC工藝中的應(yīng)用例子?xùn)牛憾嗑i外延：單晶Si隔離：SiO2阱：單晶Si金屬前：SiO2金屬間：SiO2襯底：單晶Si微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess1、下面對Si工藝表述準(zhǔn)確的是（）單晶硅、多晶硅和二氧化硅都有重要的工藝應(yīng)用。硅工藝的成本高。硅工藝成本低。硅工藝是最先進(jìn)的集成電路制造工藝。ABCD提交多選題1分制造硅單晶需要電子級純度多晶硅：99.9999999%（9N）-99.999999999%（11N）起始材料--石英巖（高純度硅砂--SiO2）冶金級硅：98%SiO2+SiC+C→Si(s)+SiO(g)+CO(g)<1mg

糖！2.2多晶Si制備點(diǎn)石成金2.2.1

冶金級多晶硅微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess西門子法：三氯氫硅氫還原法√最先進(jìn)工藝冶金法

硅烷法

2.2.2

多晶硅提純的西門子法2.2多晶Si制備微納集成電路制造工藝Micro-nanoscaleICFabricationFrocessSi(固冶金級多晶硅,s)+3HCl(g)→SiHCl3(g)+H2(g)HClSi硅粉SiHCl3

(三氯氫硅，TGS)純度：99.999999999%

(11N)SiHCl3沸點(diǎn)31.5℃,Fe、Al和B被去除

第一步：氯化（氧化）220-300℃三氯氫硅氫還原法(Hydrogenreductionoftrichlorosilane)2.2多晶Si制備微納集成電路制造工藝Micro-nanoscaleICFabricationFrocess

第二步：氫化（還原）H2(g)+SiHC