第2章5.8GHz/2.4GHz無線收發(fā)電路設計

2.1ML58005.8GHz1.5Mb/sFSK收發(fā)電路

2.1.1ML5800主要技術特性

ML5800是一種工作在5.8GHz的高集成度收發(fā)器，適合在數(shù)字無繩電話、無線PC外設、無線游戲操作和無線移動媒體中應用。

ML5800包含實現(xiàn)數(shù)字無繩電話所需要的頻率發(fā)生器、接收器和發(fā)射器，外加功率放大器、天線開關電路和控制器，可構成一個完整的收發(fā)機系統(tǒng)。該芯片采用FSK調(diào)制解調(diào)方式，數(shù)據(jù)速率為1.536Mb/s，靈敏度為-103dBm，輸出功率為0dBm，片內(nèi)可校準電壓2.7～3.6V，接收模式電流消耗為65～90mA，發(fā)射模式電流消耗為60～80mA，待機模式電流消耗為0.1～10μA，具有3線制串行接口和模擬信號強度指示輸出。

2.1.2ML5800引腳功能與內(nèi)部結構

ML5800的內(nèi)部結構框圖如圖2.1.1所示。芯片包含接收混頻器(ReceiverMixer)、正交發(fā)生器(QuadratureGeneration)、正交下混頻器(QuadratureDownmixers)、濾波器組(FilterAlignment)、信號強度指示器(RSSI)、頻率-電壓轉換器(FtoV)、發(fā)射混頻器(TransmitMixer)、3.9GHz壓控振蕩器(3.9GHzVCO)、控制寄存器(ControlRegisters)、鎖相環(huán)分頻器(PLLDivider)、基準分頻器(Ref.Divider)、兩通道調(diào)制器(Two-portModulator)和模式控制(ModeControl)等電路。圖2.1.1ML5800的內(nèi)部結構框圖2.1.3ML5800應用電路

ML5800的應用電路如圖2.1.2所示。圖中，功率放大器采用ML5803；發(fā)射/接收轉換開關(T/RSWITCH)用來轉換發(fā)射與接收通道信號到天線(ANTENNA)；基帶控制器(BASEBANDIC)通過配置寄存器和3線式串行總線來配置ML5800，通過控制接口來控制ML5800工作。圖2.1.2ML5800的應用電路

ML5800有三種工作模式：待機模式(STANDBY)、接收模式(RECEIVE)和發(fā)射模式(TRANSMIT)。模式控制由引腳端RXON和XCEN完成，RXON和XCEN的狀態(tài)與模式控制關系請參考ML2724有關部分。

ML5800通過3線式串行數(shù)據(jù)輸入總線配置收發(fā)器參數(shù)和編程PLL電路。芯片內(nèi)部有3個寄存器，寄存器0(Register0)用來配置PLL電路，寄存器1(Register1)用來配置通道頻率數(shù)據(jù)，寄存器2(Register2)用來訪問內(nèi)部測試數(shù)據(jù)。寄存器的數(shù)據(jù)格式如圖2.1.3所示。圖2.1.3寄存器的數(shù)據(jù)格式圖2.1.4ML2722、ML2724和ML5800系列芯片應用電路結構方框圖

2.2ML58245.8GHz/2.4GHz收發(fā)電路

2.2.1ML5824主要技術特性

ML5824是一種工作在5.8GHz/2.4GHz的高集成度收發(fā)器，其包含了實現(xiàn)數(shù)字無繩電話所需要的頻率發(fā)生器、接收器和發(fā)射器，外加功率放大器、天線開關控制器等電路，可構成一個完整的收發(fā)機系統(tǒng)，適合在數(shù)字無繩電話、無線PC外設、無線游戲操作和無線移動媒體中應用。

ML5824采用FSK調(diào)制解調(diào)方式，數(shù)據(jù)速率為1.536Mb/s，接收輸入頻率為5.725～5.850GHz，接收輸出頻率為2.380～2.505GHz，噪聲系數(shù)為4dB，輸入IP3為-14dBm，發(fā)射輸入頻率為2.380～2.505GHz，發(fā)射輸出頻率為5.725～5.850GHz，輸出功率為3.5～5.5dBm，可直接與許多2.4GHz的收發(fā)器接口，電源電壓為2.7～3.6V，接收模式電流消耗為50～60mA，發(fā)射模式電流消耗為95～110mA，待機模式電流消耗為10μA。

圖2.2.1ML5824的內(nèi)部結構框圖2.2.3ML5824應用電路

ML5800的應用電路如圖2.2.2所示。ML5824有三種工作模式：待機模式(STANDBY)、接收模式(RECEIVE)和發(fā)射模式(TRANSMIT)，模式控制由引腳端RXON和XCEN完成，RXON和XCEN狀態(tài)與模式控制關系請參考ML2724有關部分。圖2.2.2ML5824的應用電路2.3AT86RF2302.4GHzIEEE802.15.4TM收發(fā)電路

2.3.1AT86RF230主要技術特性

AT86RF230是一種適合ZigBee/IEEE802.15.4-2003應用的2.4GHz收發(fā)器芯片，是一個真正的“SPI-天線”解決方案。除天線以外，所有的RF元器件都集成在芯片上，采用ATMEL’sAVR等微控制器控制。

AT86RF230的接收靈敏度為-101dBm，輸出功率為-17～3dBm，電源電壓范圍為1.8～3.6V，接收模式電流消耗為16mA，發(fā)射模式電流消耗為17mA，休眠模式電流消耗為0.1μA。2.3.2AT86RF230引腳功能與內(nèi)部結構

AT86RF230的內(nèi)部結構方框圖如圖2.3.1所示，芯片內(nèi)部電路分為模擬電路(AnalogDomain)和數(shù)字電路(DigitalDomain)兩部分。模擬電路部分包含LNA、PA、PPF、混頻器、SSBF、AGC、限幅器(Limiter)、ADC、頻率合成器(FrequencySynthesis)、XOSC等電路。數(shù)字電路部分包含TXBBP、RXBBP、控制邏輯/配置寄存器(ControlLogic/ConfigurationRegisters)、幀緩沖器(FameBuffer)、SPI從設接口(SPISlaveInterface)、數(shù)字電路電壓調(diào)節(jié)器(DVREG)等電路。圖2.3.1AT86RF230的內(nèi)部結構方框圖2.3.3AT86RF230應用電路

AT86RF230的應用電路如圖2.3.2所示，元器件參數(shù)如表2.3.2所示。圖2.3.2中，平衡-不平衡變換器B1將AT86RF230的100Ω的差分RF通道(RFP/RFN)轉換為50Ω的單端RF通道；電容器C1和C2耦合RF信號到RF通道；CB2和CB4是電源退耦電容器；CB1和CB3是集成的模擬和數(shù)字電路電壓調(diào)節(jié)器的旁路電容器，推薦值為1μF；CX1和CX2是晶振負載電容器；C3和R2組成低通濾波器，盡可能靠近引腳端CLKM安裝。圖2.3.2AT86RF230的應用電路圖2.3.3AT86RF230與微控制器接口電路 2.4ATR24062.4GHzGFSK收發(fā)電路

2.4.1ATR2406主要技術特性

ATR2406是一種2.4GHzRF收發(fā)器芯片，芯片內(nèi)部包含有鏡像抑制混頻器、低IF濾波器、FM解調(diào)器、RSSI、發(fā)射前置放大器、外部功率放大器用的斜率發(fā)生器、集成的合成器、VCO、發(fā)射濾波器等電路。

ATR2406具有95個通道，支持跳頻(ETSI)和數(shù)字調(diào)制(FCC)，GFSK調(diào)制速率為72kb/s、144kb/s、288kb/s、576kb/s和1152kb/s，接收靈敏度為-93dBm，輸出功率為+4dBm，電源電壓為2.9～3.6V，片上輔助電壓調(diào)節(jié)器電壓為3.2～4.6V，接收模式電流消耗為31mA，發(fā)射模式電流消耗為16mA，低功耗模式電流消耗為1μA。

2.4.2ATR2406引腳功能與內(nèi)部結構

ATR2406的內(nèi)部結構方框圖如圖2.4.1所示。芯片包含接收器、發(fā)射器、頻率合成器、控制器接口、電源幾部分。接收部分包含LNA、鏡像抑制混頻器(IR-MIXER)、帶通濾波器(BP)、解調(diào)器(DEMOD)、限幅器(LIMITER)、RSSI等電路。發(fā)射部分包含有功率放大器(PA)、斜率發(fā)生器(RAMPGEN)等電路。頻率合成器包含有PLL、VCO、高斯濾波器(GAUSSIANFILTER)等電路?？刂破鹘涌诎锌偩€(BUS)和控制邏輯電路(CTRLLOGIC)。電源部分包含有VCO電壓調(diào)節(jié)器(VCOREG)、輔助電壓調(diào)節(jié)器(AUXREG)和基準電壓源(VREF)。圖2.4.1ATR2406的內(nèi)部結構方框圖2.4.3ATR2406應用電路

ATR2406應用電路電原理圖和印制板圖如圖2.4.2～圖2.4.4所示。圖2.4.2推薦的封裝引腳端PCB尺寸圖2.4.3ATR2406應用電路電原理圖圖2.4.4ATR2406應用電路PCB元器件布局圖

2.5ATR24342.4GHz無線USB電路

2.5.1ATR2434主要技術特性

ATR2434是一種2.4GHzGFSK調(diào)制、解調(diào)的USB收發(fā)器芯片，可以直接與微控制器接口。它的接收靈敏度為-95dBm，輸出功率為0dBm，收發(fā)距離為50m，數(shù)據(jù)速率為

62.5kb/s，SPI與微控制器接口速率可以達到2MHz，輸入時鐘頻率為13MHz，電源電壓為2.7～3.6V，發(fā)射模式電流消耗為8.1mA，接收模式電流消耗為69.1mA，低功耗模式電流消耗小于1μA，引腳端與CYWUSB6934、CYWUSB6935無線USB芯片兼容，工作溫度范圍為-40～+85℃。2.5.2ATR2434引腳功能與內(nèi)部結構

圖2.5.1ATR2434的內(nèi)部結構方框圖

2.5.3ATR2434應用電路

ATR2434引腳端與CYWUSB6934、CYWUSB6935無線USB芯片兼容，其應用電路形式請參考CYWUSB6934有關部分。

2.6CC24002.4GHzGFSK/FSK收發(fā)電路

2.6.1CC2400主要技術特性

CC2400是Chipcon公司推出的2.4GHz低功耗RF收發(fā)器芯片。芯片內(nèi)部包含接收器、發(fā)射器、頻率合成器、正交變頻器、數(shù)字接口、晶體振蕩器、偏置等電路，符合EN300440(歐洲)、CFR47Part15(美國)和ARIBSTD-T66(日本)標準。CC2400具有強大的靈活的開發(fā)工具，使用軟件容易生成CC2400的配置數(shù)據(jù)，適合在2.4GHzISM/SRD頻段系統(tǒng)、游戲操縱臺、無線耳機、PC外設和高級遙控玩具中應用。

CC2400采用GFSK和FSK調(diào)制方式，發(fā)射數(shù)據(jù)速率為10kb/s、250kb/s、1000kb/s(數(shù)據(jù)速率是可編程的/可選擇的)，發(fā)射標稱輸出功率為0dBm，發(fā)射最佳負載阻抗為115+j180Ω，電流消耗極低(接收時為23mA)，內(nèi)核電源電壓低(1.8V)，接收靈敏度為-85～-100dBm(在BER?=?10-3的條件下)，臨近信道抑制為11dB(±1MHz信道間隔)，LO泄漏為-47dBm，RSSI載波檢測電平為-69dBm，RSSI范圍為80dB，I/O接口電壓靈活(2.6～3.6V)，頻率合成器靈敏(190μs穩(wěn)定時間)，晶體振蕩器頻率為16MHz，輸出功率可編程，電源電壓為1.8V，電流消耗19～50mA，低功耗模式(OFF)電流消耗為1.5μA。2.6.2CC2400引腳功能與內(nèi)部結構

圖2.6.1CC2400的內(nèi)部結構框圖接收器部分包含LNA、混頻器、帶通濾波器、增益可調(diào)節(jié)的放大器、模/數(shù)轉換器(ADC)、數(shù)字解調(diào)器(DigitalDemodulator)。數(shù)字解調(diào)器具有數(shù)字信號強度指示(DigitalRSSI)、增益控制(GainControl)、鏡像抑制(ImageSuppression)、信道濾波(ChannelFiltering)和解調(diào)(Demodulation)等功能。發(fā)射器部分由數(shù)字調(diào)制器、數(shù)/模轉換器、低通濾波器、混頻器和功率放大器等組成。數(shù)字調(diào)制器具有數(shù)字濾波(DataFiltering)、調(diào)制(Modulation)和功率控制(PowerControl)功能。數(shù)字接口/先入先出具有邏輯控制(ControlLogic)和數(shù)字接口控制(Control)功能。

CC2400是低-中頻接收器。已接收到的RF信號被LNA放大和下變頻器轉換為正交(I和Q)中頻(IF)信號。在中頻(1MHz)I/Q信號經(jīng)過濾波和放大，然后被ADC數(shù)字化。自動增益控制、末級信道濾波、解調(diào)和位同步由數(shù)字電路完成。

CC2400輸出(僅在未緩沖模式)數(shù)字解調(diào)數(shù)據(jù)在DIO引腳端。在DCLK引腳端同步數(shù)據(jù)時鐘是可利用的。在緩沖模式下，調(diào)制數(shù)據(jù)送入FIFO并到達SPI接口。RSSI可利用數(shù)字格式通過串行接口讀取。RSSI還具有可編程載波檢測指示器的特性，在GIO1或GIO6引腳端輸出。

在發(fā)射模式下，基帶信號被直接上變頻為正交(I和Q)信號后饋送到功率放大器(PA)。TX中頻信號是頻移鍵控(FSK)。高斯濾波器可用于GFSK。在數(shù)據(jù)速率為1Mb/s時，高斯濾波器的BT是0.5。內(nèi)部T/R轉換電路使天線接口和匹配非常容易。天線連接采用的是差分形式。通過外部直流通路把RXTX_SWITCH與RF_P和RF_N連接起來對PA和LNA加上偏置。

頻率合成器包括一個完全的片內(nèi)LCVCO和一個90°分相器，產(chǎn)生LO_I和LO_Q信號，在接收模式時連接到下變頻器混頻器，在發(fā)射模式時連接到上變頻器混頻器。VCO工作的頻率范圍為4800～4966MHz。

晶體必須連接到XOSC16_Q1和XOSC16_Q2，產(chǎn)生合成器的基準頻率，提供PLL鎖定信號。

數(shù)字基帶支持信息包處理和數(shù)據(jù)緩沖。4線SPI串行接口用于配置數(shù)據(jù)(在緩沖模式和數(shù)據(jù)接口)。有一些數(shù)字I/O線被配置用于信息包處理和中斷信號。2.6.3CC2400應用電路

1．應用電路

CC2400使用分立元件的平衡-不平衡變壓器單端輸出的應用電路如圖2.6.2所示。采用差分天線(折合雙極子)的典型應用電路如圖2.6.3所示。兩個應用電路中元器件的功能和參數(shù)如表2.6.2所列。圖2.6.2CC2400使用分立元件的平衡-不平衡變壓器單端輸出的應用電路圖2.6.3采用差分天線(折疊雙極子)的應用電路

1)輸入/輸出匹配

RF輸入/輸出是高阻抗和差分的，可用于單端操作。對于RF端口，最佳差分負載是115+j180Ω。

當使用一個類似單極天線的不平衡天線時，需要使用平衡-不平衡變壓器，目的是達到最佳的性能。平衡-不平衡變壓器可以由低成本的分離式電感器和電容器來實現(xiàn)。它由C61、C62、C71、C81、L61、L62和L71和L81組成，并將匹配RF輸入/輸出達到50Ω，參看圖2.6.2。L61和L62將提供LNA/PA輸入/輸出的直流偏置。L71用于隔離TX/RX_SWITCH引腳端，內(nèi)部T/R轉換電路用于LNA和PA之間的轉換。若使用類似于折疊雙極子的對稱天線，則平衡-不平衡變壓器可以被省略。若天線從TX/RX_SWITCH引腳端到RF引腳端也提供直流通路，則直流偏置不需要電感器。L71分離式電感器應當始終使用，如圖2.6.3所示。雙極子有一個虛地點，因此其提供的偏置不會降低天線的性能。

2)偏壓電阻器

偏置電阻器R451用于設置一個準確的偏置電流。

3)晶振

外部晶振帶兩個負載電容(C421和C431)與芯片內(nèi)部電路一起構成晶體振蕩器。

4)數(shù)字I/O接口

數(shù)字I/O的電源電壓必須與接口電路匹配。CC2400的數(shù)字I/O接口可以提供范圍在2.6～3.6V的電源電壓給微控制器接口。

5)電源退耦和濾波

為得到最佳性能，應適當?shù)夭扇‰娫赐笋睢Ｔ趯嶋H應用中，退耦電容的布置和大小對電源濾波非常重要。Chipcon公司遵循非常貼近的原則，提供緊湊的參考設計方案。

2．配置

對于不同的應用，CC2400可被配置成具有最佳性能。通過可編程配置寄存器可對下列關鍵參數(shù)進行編程：接收/發(fā)射模式，RF頻率，RF輸出功率，F(xiàn)SK頻率偏移，功率下降/功率上升模式，晶體振蕩器功率上升/功率下降，數(shù)據(jù)速率和編碼(NRZ，8B/10B編碼)，合成器鎖定模式，數(shù)字RSSI，F(xiàn)SK/GFSK調(diào)制，數(shù)據(jù)緩沖，信息包處理硬件支持。寄存器的詳細信息請查看Chipcon的有關資料。

1)配置軟件

Chipcon公司為CC2400用戶提供開發(fā)軟件SmartRF?Studio(Windows界面)，它可生成所有CC2400必需的配置數(shù)據(jù)，根據(jù)用戶不同參數(shù)的選擇，配置CC2400必須以十六進制數(shù)據(jù)輸入到微控制器。

2)?4線串行配置接口

CC2400作為一個從設，可通過簡單的4線SPI兼容接口(SI、SO、SCLK和CSn)來配置。在緩沖模式下，這個接口常被用做數(shù)據(jù)接口。有44個16位配置寄存器、9個指令選通寄存器、1個寄存器以供FIFO讀取。每個寄存器有7位地址。FIFO(32字節(jié))是8位寬，讀/寫位指示讀或寫操作與7位地址一起制作成8位地址字段。尋址指令選通寄存器內(nèi)部順序優(yōu)先。

CC2400的完整配置要求發(fā)送44個數(shù)據(jù)幀，每個數(shù)據(jù)幀為24位(7個地址位、R/位和16個數(shù)據(jù)位)。一個完整的配置所需的時間取決于SCLK頻率，在SCLK頻率為20MHz時一個完整配置執(zhí)行少于5μs。在低功耗模式下，設置芯片只需要一個指令尋址選通寄存器，這樣至少花費0.4μs。除了選通寄存器，所有寄存器都是可讀的。

在每個寫入周期，24位被送入SI線。最初送入R/位(0是寫，1是讀)；其次的7位是地址位(A6:0)，A6是地址的MSB(最高有效位)，被最先送入；然后16個數(shù)據(jù)位被傳送(D15:0)。當?shù)刂泛蛿?shù)據(jù)傳送時，CSn(片選低電平有效)必須保持低狀態(tài)。編程時，SI數(shù)據(jù)的時鐘在SCLK的正邊沿進入CC2400。當16個數(shù)據(jù)位的最后一位D0被寫入時，數(shù)據(jù)字加載進入內(nèi)部配置寄存器。在低功耗模式下，編程期間配置數(shù)據(jù)將保持，而當電源關斷時不保持。寄存器可以以任何指令編程。

配置寄存器也可通過相同配置接口由微控制器讀取。R/位必須設置高狀態(tài)來啟動數(shù)據(jù)讀取返回，然后7地址位被送入。于是，CC2400從地址寄存器返回數(shù)據(jù)。SO用于數(shù)據(jù)輸出，并且必須配置作為微控制器的輸入。

指令選通寄存器用同樣的方法存取寫操作，但無數(shù)據(jù)傳送。也就是說，在CSn設置成高狀態(tài)之前，僅R/位和7個地址位可寫入。

3)微控制器接口和引腳配置

在典型系統(tǒng)應用中，CC2400將接口連到微控制器，微控制器必須能夠：

(1)通過4線SPI總線配置接口(SI、SO、SCLK和CSn)編程CC2400進入不同模式，重復讀取狀態(tài)信息，在緩沖模式下數(shù)據(jù)信號也是通過SPI總線發(fā)射的。

(2)若使用無緩沖傳送數(shù)據(jù)，則同步數(shù)據(jù)信號接口(DIO和DCLK)為雙向的。

(3)若使用由硬件支持的信息包處理操作，則常規(guī)控制和狀態(tài)引腳(RX、TX、FIFO、PKT、GIO1和GIO6)為隨機接口。

(4)微控制器可以隨機地監(jiān)控常規(guī)I/O引腳(GIO1、GIO6)，用于判斷頻率鎖定狀態(tài)、載波狀態(tài)或其他狀態(tài)信息。微控制器通過4線SPI接口可以隨機地讀出數(shù)字RSSI值和其他狀態(tài)信息。

(1)配置接口。微控制器接口如圖2.6.4所示。對于SPI配置接口(SI、SO、SCLK和CSn)微控制器，最小使用4個I/O引腳，其他引腳都是隨機的。SO將連接到微控制器的一個輸入端，SI、SCLK和CSn必須連接到微控制器的輸出端。微控制器引腳連接到SI、SO和SCLK，可以與其他SPI接口設備共享。在CSn無效(低電平有效)期間，SO是高阻抗輸出。在低功耗模式，為了防止漂移輸入，CSn引腳端將有一個外部上拉電阻或設置為高電平。SI和SCLK也將設置一個定義電平來防止漂移輸入。

(2)無緩沖模式信號接口。用于數(shù)據(jù)發(fā)射和接收的引腳(DIO)為雙向的。DCLK提供數(shù)據(jù)時鐘，將連接到微控制器輸入。數(shù)據(jù)在DCLK的正邊沿進行進/出操作。

(3)常規(guī)控制和狀態(tài)引腳。在緩沖模式FIFO忙/空閑時，F(xiàn)IFO引腳可以隨機地用于中斷微控制器，這個引腳應該連接到微控制器的中斷引腳端。

利用信息處理支持，在緩沖模式下同步字被檢測(RX模式)和信息包被發(fā)射(TX模式)時，PKT引腳可以隨機地用于中斷微控制器。這個引腳連接到微控制器中斷引腳。

FIFO和PKT的極性可通過INT寄存器(地址0x23)控制。

RX和TX引腳可以隨機地用于改變CC2400的工作模式，作為利用SPI接口的一個可選擇的閘門指令。RX和TX引腳連接到微控制器輸出端。如果RX和TX引腳都不用，則為了防止意外地改變工作模式，它們應接地。

GIO1和GIO6可以隨機地用于監(jiān)測個別狀態(tài)信號，由IOCFG寄存器選擇。GIO6引腳端連接到微控制器輸入端。

4)數(shù)據(jù)緩沖

CC2400可以使用緩沖或無緩沖數(shù)據(jù)接口。數(shù)據(jù)緩沖模式是通過GRMDM.PIN_MODE[1:0]位(寄存器地址0x20)來控制的。

在無緩沖模式下，同步數(shù)據(jù)時鐘由CC2400的DCLK引腳提供，DIO引腳作為數(shù)據(jù)輸入/輸出使用(參看圖2.6.4)。

在緩沖模式下，32字節(jié)先進先出(FIFO)寄存器模塊用于數(shù)據(jù)發(fā)射和數(shù)據(jù)接收。FIFO通過FIFOREG寄存器(地址0x70)用SPI接口訪問。若CSn線保持低狀態(tài)，則多個字節(jié)可被寫入到FIFO。在訪問FIFO時，晶體振蕩器必須運行。

使用FIFO緩沖器數(shù)據(jù)可以脈沖方式發(fā)射。在緩沖模式下，SPI數(shù)據(jù)速率比主機控制數(shù)據(jù)速率低。這樣發(fā)射器和接收器僅在較短周期內(nèi)運行使能，減輕了電流消耗。FIFO也允許SPI運行更快的數(shù)據(jù)速率，提供更多的時間給MCU工作和進行數(shù)據(jù)傳遞。

在接收期間讀取FIFO，可以接收高于32字節(jié)的信息。同樣，在發(fā)射期間，寫新數(shù)據(jù)到FIFO，也可以發(fā)射比32字節(jié)更多的信息。圖2.6.4微控制器接口

5)數(shù)據(jù)/線編碼

CC2400可采用下列線編碼格式工作：NRZ非歸零、曼徹斯特編碼(同樣知道雙相位電平)和8/10編碼。

數(shù)據(jù)格式由GRMDM.DATA_FORMAT[1:0]位控制。曼徹斯特編碼和8/10編碼會減少有效位速率，但通常用于提高擴頻特性和誤差檢測。

(1)在緩沖模式下的數(shù)據(jù)編碼。在緩沖模式下，利用內(nèi)部FIFO可使用所有3線編碼配置。

編碼/譯碼的發(fā)生指數(shù)據(jù)從FIFO送入到調(diào)制器和從解調(diào)器到FIFO。對用戶來說，編碼線是無形的。若選擇8/10編碼，則當使用信息包模式支持時，前幀和同步字都不編碼。

(2)在未緩沖模式下的數(shù)據(jù)編碼。當不使用數(shù)據(jù)緩沖器時，DIO/DCLK接口CC2400可配置為兩種數(shù)據(jù)格式。

①同步NRZ模式。在發(fā)射模式下，CC2400在DCLK和DIO提供數(shù)據(jù)時鐘，用作數(shù)據(jù)輸入。在DCLK的上升沿數(shù)據(jù)計時，進入CC2400。在RF未編碼時，數(shù)據(jù)被調(diào)制。在接收模式下，CC2400同步并在DCLK提供接收數(shù)據(jù)時鐘，在DIO提供接收數(shù)據(jù)。數(shù)據(jù)在DCLK的上升沿將被計時進入接口電路。②同步曼徹斯特編碼模式。在發(fā)射模式下，CC2400提供數(shù)據(jù)時鐘在DCLK、DIO用作數(shù)據(jù)輸入。在DCLK的上升沿，數(shù)據(jù)以NRZ格式進入CC2400。數(shù)據(jù)在RF采用曼徹斯特編碼調(diào)制，編碼由CC2400完成。在這個模式下，由于采用NRZ編碼，因此有效位率是波特率的一半，最大有效位率為500kb/s。

在接收模式下，CC2400在DCLK提供同步和接收數(shù)據(jù)時鐘，在DIO接收數(shù)據(jù)。CC2400完成解碼和提供NRZ數(shù)據(jù)在DIO上。數(shù)據(jù)將在DCLK的上升沿進入到接口電路。

3．無線電控制狀態(tài)機

CC2400具有一個嵌入的狀態(tài)機，用于轉換不同的操作狀態(tài)(模式)。狀態(tài)的改變可用指令選通寄存器或用專門的引腳端控制。

在RX模式或者TX模式下使用無線電之前，主晶體振蕩器必須導通電源并且穩(wěn)定工作。在電氣技術指標中給出了晶體振蕩器的啟動時間，在這個時間內(nèi)，時鐘可能是不穩(wěn)定的。晶體振蕩器由存儲在寄存器的SXOSCON/SXOSCOFF指令控制。無論晶體振蕩器運行和穩(wěn)定與否，在地址轉換指示期間，利用狀態(tài)寄存器XOSC16M_STABLE位返回。這個狀態(tài)寄存器可以在振蕩器啟動后被訪問。頻率合成器(FS)可以訪問指令閘門寄存器SFSON，或者用RX和TX控制引腳啟動。FS將進入自校準模式。校準完成后，F(xiàn)S需要鎖定在正確的LO頻率上。校準和鎖定所占用的時間在電氣技術指標中給出。

當FS處在鎖定狀態(tài)時，可能進入到RX或TX模式，可以通過訪問SRX/STX指令閘門寄存器或用RX和TX控制引腳來控制，也可以通過狀態(tài)機上FS的情形快速地改變TX和RX模式。

關斷RF既可使用訪問指令閘門寄存器SRFOFF完成，也可使用RX和TX控制引腳來完成。當使用RX和TX引腳達到從FS導通到無線電關斷時，在把TX設置到0之前先把RX設置為0是很重要的。圖2.6.5使用RX和TX引腳完成狀態(tài)轉換的方框圖

4．電源管理

CC2400提供了靈活的電源管理技術，以滿足有嚴格功耗要求的應用領域，如電池供電設備。

CC2400復位后處于低功耗模式，為了使芯片隨時以正確的頻率、數(shù)據(jù)速率和工作模式運行，所有配置寄存器都要可編程。由于CC2400有非?？斓膯訒r間，因此在要求發(fā)射之前它可保持在低功耗模式。

初始化之后，芯片在低功耗模式時只有很低的功耗并且晶體振蕩器不運行。

進入RX或TX模式，使用選通指令寄存器發(fā)送數(shù)據(jù)包。在一個或更多的數(shù)據(jù)包被發(fā)射或接收之后，芯片再次設置為低功耗模式。

在芯片初始化期間，一些寄存器需要編程為不同于復位值的其他值。SmartRF?Studio將用于為這些寄存器查找/生成必要的配置數(shù)據(jù)。

5．信息包處理硬件支持

為導入無線電協(xié)議信息包，CC2400提供了嵌入式硬件支持。

6．接收信道帶寬

為了滿足不同頻道帶寬和信道間距的需要，接收器的數(shù)字信道濾波帶寬是可編程的，它可在125～1000kHz的范圍內(nèi)編程。GRDEC.CHANNEL_DEC[1:0]寄存器位控制帶寬。

7．數(shù)據(jù)速率編程

支持超過1Mb/s、250kb/s和10kb/s的數(shù)據(jù)速率。數(shù)據(jù)速率可通過GRDEC寄存器編程。

支持的信道濾波帶寬和數(shù)據(jù)速率如表2.6.4所示。

8．自動頻率控制

CC2400的內(nèi)部可選擇特性叫做AFC(自動頻率控制)。這個特性用于測量和為頻率轉換提供補償。

接收信號(從額定中頻)的平均頻率偏移可在FREQEST.RX_FREQ_OFFSET[7:0]寄存器中讀取。這個信號(2的補碼)的8位值可用來為外部發(fā)射和接收器件之間的頻率偏差提供補償。頻率偏差為接收器可以利用一個外部發(fā)射信號(另一個CC2400或外部測試信號)來校準，改變操作頻率及偏差。新頻率必須被微控制器寫入FSDIV.MOD_OFFSET[5:0]寄存器進行核算。在補償接收信號的中心頻率之后，將匹配更好的數(shù)字信道濾波帶寬。作為上面描述的補償，也自動補償發(fā)射，也就是說發(fā)射信號將匹配“外部”發(fā)射的信號。

對晶體準確性的特性減少要求，這用于狹窄信道帶寬時很重要。

9．線形IF和AGC設置

CC2400采用線形IF通路，信號在模擬VGA(可變增益放大器)中被放大。VGA的增益由在ADC(模擬數(shù)字轉換)之后的IF通路的數(shù)字部分控制。AGC(自動增益控制)回路保證模擬/數(shù)字反饋回路的動態(tài)范圍。AGC特性通過AGCCTRL、AGCTST0、AGCTST1和AGCTST2寄存器設置。

10．RSSI

CC2400內(nèi)部有RSSI(接收信號強度識別)電路。RSSI數(shù)值可以從RSSI.RSSI_VAL[7:0]寄存器中讀取。讀取的RSSI數(shù)值可用來測量接收的RF輸入功率。RSSI數(shù)值標度采用的是對數(shù)形式。RSSI_VAL提供的值是以dB為單位的。平均信號幅度由RSSI.RSSI_FILT[1:0]寄存器控制。

11．外部LNA或PA接口

CC2400有兩個數(shù)字輸出引腳GIO1和GIO6，可用于控制外部LNA或PA。這些引腳的功能通過IOCFG寄存器控制。PA_EN、PA_EN_N、RX_PD、TX_PD信號可對GIO1/GIO6引腳多路復用，并用于控制PA/LNA和T/R轉換。這兩個引腳也可用作兩個常規(guī)的控制信號。

12．通用/測試輸出控制引腳

兩個數(shù)字輸出引腳GIO1和GIO6可用作兩個常規(guī)的控制信號寫入IOCFG.GIO1_CFG[5:0]和IOCFG.GIO6_CFG[5:0]。GIO1_CFG＝61設置引腳為低電平，GIO1_CFG＝62設置引腳為高電平。這兩個引腳也可用于測試引腳監(jiān)控器的很多內(nèi)部信號。

13．VCO

VCO是完全集成的，運行在4800～4966MHz范圍。VCO信號頻率2分頻后生成所需要的工作頻率(2400～2483MHz)。

14．輸出功率編程

RF輸出功率是可編程的，由FREND.PA_LEVEL[2:0]寄存器控制。輸出功率不同，電流消耗也不同。功率放大器(PA)可運行在差分或單端模式下。在單端模式下，PA只用RF_P輸出。模式由FREND.PA_DIFF控制。最高可能的輸出功率采用差分模式，由PA_DIFF=1設置(復位值)。

15．晶體振蕩器

外部時鐘信號或內(nèi)部晶體振蕩器可產(chǎn)生主要頻率基準，基準頻率必須為16MHz。因此晶體振蕩器可用作數(shù)據(jù)速率基準。

若使用外部時鐘信號，則將連接到XOSC16_Q1，而XOSC16_Q2開路。當使用外部時鐘信號時，MAIN.XOSC16M_BYPASS位必須設置為1。

若使用內(nèi)部晶體振蕩器，則晶振必須連接XOSC16_Q1和XOSC16_Q2引腳。振蕩器被設置為晶振并聯(lián)運行模式。另外，負載電容(C5和C6)是晶振所必需的。

16．輸入/輸出匹配

RF輸入/輸出是差分形式的(RF_N和RF_P)。另外，電源開關輸出引腳(TXRX_SWITCH)必須有外部直流通路連接到RF_N和RF_P。

在RX模式，TX/RX_SWITCH引腳是接地的，并將偏置LNA。在TX模式下，TX/RX_SWITCH引腳接電源電壓，并將偏置內(nèi)部PA。

使用單端連接器或單端天線可采用單端輸出形式，需要平衡-不平衡變換器。

2.7CC24202.4GHzO-QPSKZigBee直接擴頻收發(fā)電路

2.7.1CC2420主要技術特性

CC2420是一種直接擴頻(DirectSequenceSpreadSpectrum，DSSS)收發(fā)器，工作頻率范圍為2.4～2.4835GHz，數(shù)據(jù)速率為250kb/s，采用O-QPSK調(diào)制方式，接收靈敏度為

-94dBm，工作電壓為2.1～3.6V，接收電流消耗為19.7mA，發(fā)射電流消耗為17.4mA，輸出功率可編程，支持802.15.4MAC硬件，4線SPI接口，芯片符合IEEE802.15.4以及EN300440(歐洲)、CFR47Part15(美國)和ARIBSTD-T-66(日本)等標準，適合在2.4GHzIEEE802.15.4系統(tǒng)、ZigBee系統(tǒng)、消費電子、工業(yè)控制、PC外設等領域中應用。2.7.2CC2420引腳功能與內(nèi)部結構

CC2420采用QLP-48(7mm×7mm)封裝，其引腳功能如表2.7.1所示。

CC2420的芯片內(nèi)部包含接收部分、發(fā)射部分、控制邏輯(ControlLogic)、數(shù)字調(diào)制器(DigitalModulator)、數(shù)字解調(diào)器(DigitalDemodulator)、偏置(On-chipBIAS)、晶體振蕩器(XOSC)、穩(wěn)壓器(SerialVoltageRegulator)和接口等電路。

數(shù)字調(diào)制器具有數(shù)字擴頻(DataSpreading)和調(diào)制(Modulation)功能。

數(shù)字解調(diào)器具有數(shù)字信號強度指示器(DigitalRSSI)、增益控制(GainControl)、鏡頻抑制(ImageSuppression)、信道濾波(ChannelFiltering)、解調(diào)(Demodulation)和幀同步(FrameSynchronization)等功能。接口部分包含數(shù)字和模擬測試接口(DigitalandAnalogTestInterface)，先進先出緩沖器、循環(huán)冗余碼校驗和加密的數(shù)字接口(DigitalInterfaceWithFIFOBuffers,CRCandEncryption)，串行微處理器接口(SerialMicrocontrollerInterface)。2.7.3CC2420應用電路

CC2420使用分立不平衡變壓器單端輸出的典型應用電路如圖2.7.1所示，使用差分天線的典型應用電路如圖2.7.2所示，兩種應用電路的元器件參數(shù)如表2.7.2所示。圖2.7.1CC2420使用分立不平衡變壓器單端輸出的典型應用電路圖2.7.2CC2420使用差分天線的典型應用電路 2.8CC2510Fx/CC2511Fx2.4GHz

(內(nèi)嵌8051MCU，USB)收發(fā)電路

2.8.1CC2510Fx/CC2511Fx主要技術特性

CC2510Fx/CC2511Fx是一個低價格、低電壓、低功耗的無線通信片上系統(tǒng)(SoC)，由RF收發(fā)器CC2500、8051MCU、8/16/32KB系統(tǒng)可編程閃存、1/2/4KBRAM等電路組成。

CC2510Fx/CC2511Fx系列有6個不同的型號：CC2510F8和CC2511F8有8KBFlash和1KBRAM；CC2510F16和CC2511F16有16KBFlash和2KBRAM；CC2510F32和CC2511F32有32KBFlash和4KBRAM。CC2511Fx附加了一個12Mb/s的USB接口和1kBUSBFIFO。

CC2510Fx/CC2511Fx具有I2S接口、8輸入的8～14位ADC、128位AES安全處理器、DMA功能、2個USART、16位定時器、3個8位定時器、21個(CC2510Fx)或19個(CC2511Fx)GPIO。

CC2510Fx/CC2511Fx的靈敏度為–100dBm(10kb/s)，可編程數(shù)據(jù)速率為500kb/s，可編程輸出功率為1dBm，支持數(shù)字RSSI/LQI，電源電壓為2.0～3.6V，RX模式電流消耗為

22mA，TX模式電流消耗為23mA，MCU電流消耗為270μA/MHz，低功耗模式電流消耗為0.3μA，工作溫度范圍為-40～+85℃。2.8.2CC2510Fx/CC2511Fx引腳功能與內(nèi)部結構

CC2510Fx/CC2511Fx采用QLP-36封裝，其引腳功能如表2.8.1所示。

CC2510Fx/CC2511Fx的內(nèi)部結構方框圖如圖2.8.1所示，芯片內(nèi)部電路可分為3個模塊：與CPU有關的功能模塊，與無線電有關的RF模塊，與電源、測試、時鐘等有關的模塊。圖2.8.1CC2510Fx/CC2511Fx的內(nèi)部結構方框圖2.8.3CC2510Fx/CC2511Fx應用電路

CC2510Fx/CC2511Fx的應用電路如圖2.8.2～圖2.8.4所示。圖2.8.2～圖2.8.4中，C301為片上電壓調(diào)節(jié)器退耦電容器，C203/C214為晶振負載電容器(基波晶振)，C202/C212/C213為晶振負載電容器(3次諧波晶振)，C201/C211為晶振負載電容器，C231/C241為RF平衡-不平衡變換器隔直電容器，C232/C242為RF平衡-不平衡變換器/匹配電容器，C233/C234為RFLC濾波器/匹配電容器，C181/C171為晶振負載電容器(如果使用X2)，L231/L241為RF平衡-不平衡變換器/匹配電感，L232為RFLC濾波器電感，L281為晶振電感，R271為內(nèi)部偏置電流基準設置電阻(56kΩ)，R264為D+上拉電阻，R262、R263為D+/D-阻抗匹配的串聯(lián)電阻，X1為26～27MHz晶振，X2為32.768kHz晶振(可選擇)，X3為48MHz晶振(基頻)，X4為48MHz晶振(3次諧波)。元器件參數(shù)如表2.8.2所示。圖2.8.2CC2510Fx的應用電路圖2.8.3使用USB和基波晶振的CC2511Fx的應用電路圖2.8.4使用USB和3次諧波晶振的CC2511Fx的應用電路

2.9CX15402.4GHzZigBeeTM收發(fā)電路

2.9.1CX1540主要技術特性

CX1540是一種適合IEEE802.15.4應用的2.4GHz收發(fā)器芯片，芯片內(nèi)部包含RF、IF、MODEM、PHY、MAC和MCU數(shù)據(jù)接口電路，芯片內(nèi)部包含802.15.4MAC層，能夠用于ZigBeeTM網(wǎng)絡。

CX1540具有16個通道，采用O-QPSK調(diào)制方式。其傳輸數(shù)據(jù)速率為250kb/s，接收靈敏度為-90～-85dBm，發(fā)射功率為-3～3dBm，電源電壓為3.0V，待機電流消耗為1μA，發(fā)射電流消耗為56mA，接收電流消耗為57mA，工作溫度范圍為-25～+70℃。2.9.2CX1540引腳功能與內(nèi)部結構

CX1540采用VQFN-48封裝，其引腳功能如表2.9.1所示。

CX1540的內(nèi)部結構方框圖如圖2.9.1所示，芯片內(nèi)部包含下列模塊：

(1)?RF模塊(RFblock)包含RF、IF和模擬電路，以及發(fā)射與接收無線控制電路。

(2)?MODEM和RFCTL模塊包含O-QPSK調(diào)制電路和RF模塊控制電路。

(3)?PHY模塊用來配置PHY邏輯符合IEEE802.15.4。

(4)?MAC模塊用來配置MAC邏輯符合IEEE802.15.4。

(5)?SPI接口模塊用來實現(xiàn)與任何MCU同步通信。圖2.9.1CX1540的內(nèi)部結構方框圖

2.9.3CX1540應用電路

CX1540的應用電路如圖2.9.2所示。圖2.9.2CX1540應用電路2.10CYWUSB6932/CYWUSB69342.4GHzGFSK/USB

2.10.1CYWUSB6932/CYWUSB6934主要技術特性

CYWUSB6932和CYWUSB6934是無線收發(fā)電路，工作在2.4GHzISM頻帶內(nèi)，符合FCC15.247和EN300328標準。CYWUSB6932和CYWUSB6934可應用在PC配件(鼠標、鍵盤、操縱桿)、游戲(游戲手柄、控制臺鍵盤)和一般用途設備(如條形碼掃描器、POS終端、電子消費、玩具、遠程控制)中。

CYWUSB6932和CYWUSB6934集成了2.4GHzDSSS無線模式，能夠通過SPI接口直接與USB控制器或任意標準8位微控制器連接。芯片僅需要極少的外部元件，就可完成從SPI(串行外部接口)到天線的無線操作。CYWUSB6932是CYWUSB6934收發(fā)機的發(fā)射機版本。

CYWUSB6932和CYWUSB6934采用GFSK方式，具有雙DSSS基帶和SPI微控制器接口，其工作頻率為2.4GHz，數(shù)據(jù)最高速率為62.5kb/s，無線距離范圍為10m，接收靈敏度為-90dBm，輸出功率為0dBm，晶振頻率為13MHz(±50×10-6)，工作電壓為2.7～3.6V。2.10.2CYWUSB6932/CYWUSB6934引腳功能與內(nèi)部結構

CYWUSB6932/CYWUSB6934芯片的內(nèi)部結構如圖2.10.1所示，包括串行外部接口(SPI)、并/串行與串/并行轉換器(SERDESA和SERDESB)、DSSS基帶處理器A和B(DSSSBasebandA/B)、GFSK調(diào)制器(GFSKModulator)、GFSK解調(diào)器(GFSKDemodulator)、濾波器、晶體振蕩器、混頻器和頻率合成器(Synthesizer)等電路。圖2.10.1CYWUSB6932/CYWUSB6934的內(nèi)部結構方框圖

1．2.4GHz無線收發(fā)器

接收器和發(fā)射器都采用單變頻、低IF結構完全集成的IF通道與濾波器相匹配，在有干擾的情況下能達到高的性能。集成功放(PA)的輸出功率調(diào)節(jié)范圍為30dB。

接收器和發(fā)射器的集成VCO和合成器能完全覆蓋2.4GHzGFSK無線發(fā)射器ISM頻帶(2400～2483.5MHz)。VCO回路濾波器也在片上。

2．GFSK調(diào)制解調(diào)器

發(fā)射器使用一個基于DSP的矢量調(diào)制器來將CDMA碼轉換成正確的GFSK載波。接收器使用一個完全集成的帶自動數(shù)據(jù)限幅器的FM檢波器來解調(diào)GFSK信號。

3．雙DSSS可重置基帶處理器

數(shù)據(jù)通過一個數(shù)字分離器(spreader)轉換成DSSS碼。合成(De-spreading)由一個過采樣相關器完成。DSSS基帶處理器適當?shù)匮b配數(shù)據(jù)字節(jié)并且消除了寄生噪聲。DSSS基帶處理器有三種工作模式，即串行、并行和雙獨立(Dual-Independent)運行。在串行模式下，基帶支持15.7kb/s的單數(shù)據(jù)流。在雙獨立模式下，基帶能同時支持2路數(shù)據(jù)流，每路數(shù)據(jù)流31.25kb/s。在并行模式下，基帶處理器將數(shù)據(jù)位成對地分開，并且支持62.5kb/s的單數(shù)據(jù)流。

4．并/串轉換器和串/并轉換器(SERDES)

CYWUSB6932/CYWUSB6934提供一個數(shù)據(jù)并/串或串/并轉換器(SERDES)，支持發(fā)射和接收數(shù)據(jù)字節(jié)的不同結構。發(fā)射字節(jié)通過SPI接口寫入SERDES(接收字節(jié)從SERDES中讀出)。SERDES為發(fā)射和接收數(shù)據(jù)提供雙緩沖器。當一個字節(jié)正在發(fā)射時，下一個字節(jié)就能寫入SERDES寄存器，確保被發(fā)射的數(shù)據(jù)中間不斷開。在接收到一個字節(jié)后，數(shù)據(jù)寫入SERDES數(shù)據(jù)寄存器，并且可以在下個數(shù)據(jù)完成之前的任意時刻被讀取，在下個數(shù)據(jù)完成時，SERDES數(shù)據(jù)寄存器中的內(nèi)容將被覆蓋。

5．應用接口

CYWUSB6932/CYWUSB6934有完全同步的SPI接口，接入應用對象CPU。配置和數(shù)據(jù)轉換可通過這個接口完成，為實時事件的觸發(fā)提供了一個中斷，為同步串行數(shù)據(jù)通道提供了一個可選擇的輔助串行接口(DIO)。這個接口只能用于數(shù)據(jù)。

2)?DIO接口

DIO接口是一個可選擇的位定向的數(shù)據(jù)傳遞接口。在發(fā)射模式下，DIO和DIOVAL在IRQ下降沿采樣。在接收模式下，DIO和DIOVAL在IRQ的下降沿有效。MCU應在上升沿采樣DIO和DIOVAL。

6．時鐘和功率管理

13MHz50×10-6晶振可以直接連接到X13IN和X13引腳端，無需外部電容。CYWUSB6932/CYWUSB6934有可編程的修正功能，也可調(diào)整晶振負載電容來修正。兩種器件的電源電壓都為2.7～3.6V，RF電路有片上退耦電容。利用PD引腳端可以關閉器件，達到一個完全的靜止狀態(tài)。

7．CYWUSB6932/CYWUSB6934寄存器功能

CYWUSB6932/CYWUSB6934的寄存器可通過SPI口尋址和編程，如表2.10.2所示，詳細情況見CypressSemiconductorCorporation提供的相關資料。所有的位除特別說明外都是可讀/寫的。2.10.3CYWUSB6932/CYWUSB6934應用電路

CYWUSB6932/CYWUSB6934的應用電路如圖2.10.2和圖2.10.3所示。圖2.10.2CYWUSB6932電池供電USB發(fā)射器圖2.10.3CYWUSB6934USB收發(fā)器2.11JN51212.4GHzIEEE802.15.4無線收發(fā)器(帶μC)

2.11.1JN5121主要技術特性

JN5121是一個集收發(fā)器和微控制器于一體，適合于無線傳感器網(wǎng)絡應用的單芯片解決方案，特別適合IEEE802.15.4、ZigBee無線傳感器網(wǎng)絡應用。

JN5121的無線收發(fā)器工作在2.4GHz頻段，具有128位AES加密的安全處理器、硬件處理MAC地址加速、處理報文地址檢查、提升通信報文的產(chǎn)生速度、硬件處理報文自動確認、報文的CRC生成和定時工作等功能。JN5121的內(nèi)部集成電源管理芯片和晶振在休眠模式下功耗小于5μA(Beacon定時器活動狀態(tài))，報文接收電流小于50mA，報文發(fā)送電流小于40mA，接收靈敏度為-93dBm，發(fā)射功率為+1dBm。

JN5121的微型控制器采用16MHz主頻的32位RISC處理器，功耗為3MIPS/mA，具有96KBRAM存儲共享程序和數(shù)據(jù)以及路由表、64KBROM存放應用程序代碼、4路12位的模擬量輸入、2路11位的模擬量輸出、2個比較器、1路溫度傳感器、2個應用程序定時器、3個系統(tǒng)定時器和2個UART異步串口(其中一個用于系統(tǒng)調(diào)試)，SPI接口支持5個外部設備、2線串行接口和21個通用的I/O接口。

JN5121采用8mm×8mmQFN-56封裝，溫度范圍為-40～+85℃，無鉛設計，完全符合歐盟RoHS指令規(guī)范。2.11.2JN5121內(nèi)部結構

JN5121的內(nèi)部結構方框圖如圖2.11.1所示。JN5121是一款兼容于IEEE802.15.4的低功耗、低成本的無線微型控制器模塊，該模塊內(nèi)置一款32位的RISC處理器，配置有2.4GHz頻段的符合IEEE802.15.4標準的無線收發(fā)器、64KB的ROM、96KB的RAM，為無線傳感器網(wǎng)絡應用提供了多種多樣的解決方案，同時高度集成化的設計簡化了總的系統(tǒng)成本。圖2.11.1JN5121的內(nèi)部結構方框圖

JN5121內(nèi)置的ROM存儲集成了點對點通信與網(wǎng)狀網(wǎng)絡通信的完整協(xié)議棧；JN5121內(nèi)置的RAM存儲可以支持網(wǎng)絡路由和控制器功能，而不需要外部擴展任何存儲空間。JN5121內(nèi)置的硬件MAC地址和高度安全的AES加密算法加速器減小了系統(tǒng)的功耗和處理器的負載。JN5121支持晶振休眠和系統(tǒng)節(jié)能功能，同時提供了對于大量模擬和數(shù)字外設的互操作支持，讓用戶可以方便地連接到自己的外部應用系統(tǒng)。2.11.3JN5121應用電路

JN5121可以用來構建尺寸小巧、低成本的無線收發(fā)器電路，高度的集成化設計保證了實現(xiàn)大多數(shù)傳感器和控制應用只需擴展最少的外圍部件，無需采用高級的PCB技術，應用電路如圖2.11.2所示。

JN5121只需要最少的外部部件來構建應用，晶振、Flash存儲、退耦裝置和天線是必需的外圍部件。運行于PC的軟件開發(fā)包采用UART串口連接到微處理器進行開發(fā)。圖2.11.2JN5121的應用電路廠商可提供IEEE802.15.4協(xié)議棧軟件、控制板和傳感器板開發(fā)包及相應的模塊和軟件開發(fā)工具。豐富的開發(fā)包套件用于幫助用戶快速、容易、高效地開發(fā)基于無線傳感器網(wǎng)絡的應用。對于初學者，開發(fā)包提供了三個傳感器節(jié)點，提供了低成本的入門指導。同時，完整版的開發(fā)包包含一個控制器板和四個傳感器板以及一個RS232電纜，用于連接PC端的開發(fā)工具。使用開發(fā)包開發(fā)的應用程序可以被直接下載到模塊中，只需兩步就可以完成從原型開發(fā)到大規(guī)模開發(fā)的轉化。同時提供的免費軟件開發(fā)包包含了完整的工具集合，包括C編譯器、圖形和文本調(diào)試工具、連接器以及Flash編程工具。

SDK提供了用于驅動JN5121無線微處理器外圍設備的眾多驅動庫。開發(fā)者可以通過簡潔的API接口調(diào)用驅動庫的功能。使用軟件開發(fā)包開發(fā)的應用程序可以被直接下載到模

塊中。

開發(fā)包提供了標準的IEEE802.15.4，兼容協(xié)議棧驅動庫，用于實現(xiàn)點對點、星形以及樹形網(wǎng)絡，同時也提供了用于實現(xiàn)ZigBee和IPv6的相應庫程序。

2.12MC131902.4GHzISM收發(fā)電路

2.12.1MC13190主要技術特性

MC13190是一種近距離、低功率的2.4GHzISM頻帶的單片無線電收發(fā)器芯片，與專用的微處理器或DSP(數(shù)字信號處理器)結合可以作為藍牙收發(fā)器，通信距離可達10m以上。MC13190為電池供電的數(shù)據(jù)傳輸連接提供了低成本、高效的解決方案，其應用包括遙控、無線音頻、無線游戲控制等。

MC13190的接收部分包括一個低噪聲放大器(LNA)、濾波和調(diào)幅解調(diào)器、帶通濾波器和限幅IF。發(fā)射部分包括一個調(diào)制控制、基帶濾波器、AM調(diào)制器。射頻頻率為PLL/VCO基準頻率的256倍。MC13190的接收靈敏度為-71dBm(2×10-4誤碼率(BER))，具有完全的差分RF輸入和輸出，LNA-IN端的最大輸入功率為0dBm，接收器差動源阻抗(LNA-IN)為25Ω，輸出功率為4.8dBm，發(fā)射器差動負載(MOD_OUT)為50Ω。數(shù)據(jù)傳輸率(曼徹斯特編碼)為4～6Mb/s，發(fā)射數(shù)據(jù)編碼為50%占空比曼徹斯特碼。電源電壓VCC和VDD為2.5～3.0V，解調(diào)器電源電壓DemodVCC為2.7～3.3V，信號和控制引腳端電壓為80%VDD～VDD，電源電流為54mA，待機模式電源電流為51μA。2.12.2MC13190引腳功能與內(nèi)部結構

表2.12.1MC13190引腳功能

MC13190的內(nèi)部結構方框圖如圖2.12.1所示。接收的RF信號從低噪聲放大器輸入端(LNA_IN_P和LNA_IN_N)差分輸入，芯片內(nèi)部的LNA開關(LNA_SW)改變LNA的輸入方式，信號經(jīng)AM解調(diào)器(AM_Demod)解調(diào)，通過基帶濾波器(BasebandFilter)濾波后，通過引腳端DEMOD_OUT_P和DEMOD_OUT_N輸出，另外經(jīng)過80dB限幅器(Limiter)送入邏輯接口(LogicInterface)。發(fā)射數(shù)據(jù)通過邏輯接口(LogicInterface)輸入，經(jīng)過調(diào)制控制(ModulationControl)和調(diào)制濾波器(ModulationFilter)，在調(diào)制器(Modulator)中調(diào)制后，通過引腳端MOD_OUT_P和MOD_OUT_N輸出。發(fā)射部分還包含VCO、分頻器等電路。圖2.12.1MC13190的內(nèi)部結構方框圖2.12.3MC13190應用電路

MC13190的應用電路電原理圖如圖2.12.2所示，元器件參數(shù)如表2.12.2所示，元器件布局與印制電路板圖如圖2.12.3所示，PCB材料為10milFR4，厚0.062英寸。圖2.12.2MC13190的應用電路電原理圖圖2.12.2MC13190的應用電路電原理圖圖2.12.3MC13190應用電路的元器件布局與印制電路板圖圖2.12.3MC13190應用電路的元器件布局與印制電路板圖

1．工作模式

MC13190有三種工作模式：待機模式、發(fā)射模式和接收模式。

1)待機模式

當全部的使能引腳端保持低電平時，待機模式自動開啟。待機模式時，電流消耗為51μA。

2)發(fā)射模式

在發(fā)射模式下，壓控振蕩器VCO的頻率建立在PLL回路的基礎上，發(fā)射器使能時，發(fā)射數(shù)據(jù)通過濾波器后進行AM調(diào)制，如圖2.12.4所示。在低噪聲放大器的輸入端，開關接地，鎖相回路使能。在發(fā)射器部分電源接通期間，TX_DATA保持低電平。圖2.12.4在發(fā)射模式下推薦的時序

3)接收模式

在接收模式下，來自天線的2.4GHz信號通過低噪聲放大器LNA放大，通過峰值信號檢波、濾波、放大后到達接收數(shù)據(jù)輸出端RX_DATA。第1次接收響應時間從接收使能端RX_EN被拉到高電平時開始，由解調(diào)器旁路電容充電時間來改變時間設置，一般設置成700μs。一旦電容充電，內(nèi)部電路就維持電容上的電荷不變，響應時間從700μs降到7μs。對于5.0Mb/s曼徹斯特編碼數(shù)據(jù)，接收器基帶濾波器的性能最佳。接收時序如圖2.12.5所示。圖2.12.5在接收模式下推薦的時序

2．發(fā)射和接收時序

圖2.12.6顯示了典型的微調(diào)、發(fā)射、接收、重新發(fā)射循環(huán)的時序和定時。注意，在接收周期期間，鎖相回路和壓控振蕩器(PLL_EN)處于關閉狀態(tài)。這種時序可以通過應用軟件來控制，微調(diào)周期應該在每隔1～10s的時間內(nèi)被重復，或者當溫度或電壓變化時重復。圖2.12.6典型的微調(diào)、發(fā)射、接收、重新發(fā)射循環(huán)的時序和定時

3．MC13190與微控制器MC68HC908GR8的接口電路

MC13190與微控制器MC68HC908GR8的接口電路如圖2.12.7所示，最大的數(shù)據(jù)傳輸速率可以達到100kb/s。圖2.12.7MC13190與微控制器MC68HC908GR8的接口電路

2.13ML27242.4GHz1.5Mb/sFSK收發(fā)電路

2.13.1ML2724主要技術特性

ML2724是具有自動調(diào)諧、閉環(huán)調(diào)制等功能的收發(fā)器。其工作頻率范圍為2.4～2.485GHz，F(xiàn)SK調(diào)制解調(diào)方式，數(shù)據(jù)速率為1.5Mb/s，靈敏度為-90dBm，輸出功率為3dBm，工作電壓范圍為2.7～3.8V，接收模式電流消耗為55～76mA，發(fā)射模式電流消耗為50～76mA，待機模式電流消耗為10～120μA，具有3線制控制接口，模擬信號強度指示輸出，適合在數(shù)字無繩電話、無線PC外設、無線游戲操作和無線移動媒體中應用。

2.13.2ML2724引腳功能與內(nèi)部結構

ML2724采用TQFP-32(7mm×7mm)封裝，其引腳功能如表2.13.1所示。

ML2724的內(nèi)部結構框圖如圖2.13.1所示。芯片包含接收混頻器(ReceiverMixer)、正交發(fā)生器(QuadratureGeneration)、正交下混頻器(QuadratureDownmixers)、濾波器組(FilterAlignment)、信號強度指示器(RSSI)、頻率-電壓轉換器(F/V)、發(fā)射混頻器(TransmitMixer)、1.6GHz壓控振蕩器(1.6GHzVCO)、控制寄存器(ControlRegisters)、鎖相環(huán)分頻器(PLLDivider)、基準分頻器(Ref.Divider)、兩通道調(diào)制器(Two-portModulator)和模式控制(ModeControl)等電路。圖2.13.1ML2724的內(nèi)部結構框圖

2.13.3ML2724應用電路

ML2724的應用電路如圖2.13.2所示。圖2.13.2中，LNA為低噪聲放大器，PA為功率放大器，T/RSWITCH為發(fā)射/接收轉換開關。電容和電阻組成PLL環(huán)路濾波器。圖2.13.2ML2724的應用電路

ML2724內(nèi)部集成的PLL包含VCO、前置分頻器、鑒相器和充電泵，外接環(huán)路濾波器?；鶞暑l率從FREF引腳端輸入，頻率為6.144MHz或者12.288MHz。ML2724在跳頻擴頻(FHSS)系統(tǒng)中應用，標準的通道間隔為2.048MHz，通過配置寄存器和3線式串行總線可以編程。

ML2724有三種工作模式：待機模式(STANDBY)、接收模式(RECEIVE)和發(fā)射模式(TRANSMIT)。模式控制由引腳端RXON和XCEN完成，RXON和XCEN狀態(tài)與模式控制的關系如表2.13.2所示。

ML2724通過3線式串行數(shù)據(jù)輸入總線配置收發(fā)器參數(shù)和編程PLL電路。芯片內(nèi)部有3個寄存器，寄存器0(Register0)用來配置PLL電路，寄存器1(Register1)用來配置通道頻率數(shù)據(jù)，寄存器2(Register2)用來訪問內(nèi)部測試數(shù)據(jù)。寄存器的數(shù)據(jù)格式如圖2.13.3所示。圖2.13.3寄存器的數(shù)據(jù)格式2.14MRF24J402.4GHzIEEE802.15.4TM收發(fā)電路

2.14.1MRF24J40主要技術特性

MRF24J40是一個適合IEEE802.15.4標準的收發(fā)器芯片，集成有RF無線電部分、PHY層基帶和MAC層結構，支持MiWiTM、ZigBeeTM和其他協(xié)議。

MRF24J40的RF無線電部分包含接收器、發(fā)射器、VCO、PLL等電路。

MRF24J40MAC/基帶處理器提供IEEE80