[17]。為了確?；パa差分對都處于飽和工作狀態(tài)，VDD應(yīng)該滿足式3-4，既最小電源電壓為VGSP+VDPsatVDD>VGSP+VDPsat+圖3-3運放的輸入互補差分對管結(jié)構(gòu)電路圖運放中輸入級的跨導(dǎo)會隨Vcm變化，如圖3-4所示。當(dāng)VCM接近VDD時，跨導(dǎo)為：gm=gmn=μnC當(dāng)共模電壓VCM接近零時，跨導(dǎo)為：gm=gmp=μp當(dāng)共模電壓VCM處于中間值時，總跨導(dǎo)為：gm=gmp+gmn圖3-4跨導(dǎo)隨共模電壓的變化3.2.2折疊式共源共柵級斬波電路如圖3-5所示為本文的斬波運放電路圖，采用折疊式共源共柵結(jié)構(gòu)。從圖中我們可以看出斬波運放電路使用了三組斬波開關(guān)，斬波開關(guān)chop1負(fù)責(zé)對輸入信號的調(diào)制，chop2和chop3實現(xiàn)對放大的信號解調(diào)和噪聲失調(diào)調(diào)制功能。在斬波運放電路中，斬波開關(guān)置于什么位置對于信號的調(diào)制和解調(diào)至關(guān)重要。將chop1置于輸入端對信號調(diào)制，chop2和chop3置于有源負(fù)載和共源共柵器件連接的低阻抗節(jié)點間實現(xiàn)信號的解調(diào)。將斬波開關(guān)放置在低阻抗節(jié)點而非傳統(tǒng)的輸出端，有助于提高斬波頻率，并減少由MOSFET切換引起的隨機失調(diào)和噪聲。通常情況下，被斬波開關(guān)調(diào)制到高頻的噪聲和失調(diào)電壓的消除是通過RC低通濾波器來實現(xiàn)的。本文沒有專門設(shè)計低通濾波器，電路中的輸出阻抗與輸出級的米勒電容相結(jié)合，恰好形成了一個滿足需求的一階低通濾波器，從而有效地濾除高頻噪聲和失調(diào)電壓。圖3-5折疊式共源共柵斬波放大電路圖從上圖中可知斬波放大電路中的NM0、NM1、PM0和PM1組成互補差分輸入驅(qū)動管，可以使輸入信號在電源電壓的整個范圍內(nèi)變化，互補差分輸入結(jié)構(gòu)通過差分放大的形式可以減少輸入信號的線性失真，輸入端口結(jié)合斬波開關(guān)對共模噪聲和干擾有很好的抑制能力。PM2和NM2分別是互補差分輸入對管的尾電流源管，為互補差分對提供穩(wěn)定的電流，保證電路的正常工作，柵端分別接偏置電壓VB1和VB2。NM0~NM2、PM0~PM2作為電路的輸入級，能夠抑制電路的噪聲或不穩(wěn)定因素對運放整體的影響，實現(xiàn)電壓到電流的轉(zhuǎn)換。NM4~NM7構(gòu)成折疊式共源共柵電流鏡結(jié)構(gòu)把差動電流轉(zhuǎn)換為電壓傳輸?shù)捷敵黾?。在小信號條件下，斬波運算放大器的輸出電阻Ron1可表示為：ROn1=2gmp1電壓增益公式為：AV1=Gm第一級折疊式共源共柵級斬波運算放大器的增益為：AV1=2gmp1g3.3ClassAB輸出級本研究采用的輸出級設(shè)計采用了ClassAB結(jié)構(gòu)，能夠確保運算放大器的輸出級具有盡可能低的輸出阻抗，使增益受負(fù)載變化的影響小，也可保證盡可能小的靜態(tài)電流消耗，并實現(xiàn)較大的輸出擺幅。圖3-6是classAB類輸出結(jié)構(gòu)。圖中的Vb1和Vb2分別為PM1和NM1提供偏置電壓，且Vb1和Vb2偏置電壓分別控制流經(jīng)PM1和NM1的靜態(tài)電流ID1和ID2。PM1和NM1的柵源電壓隨Vin發(fā)生變化而變化，當(dāng)PM1管導(dǎo)通，則NM1管會趨于截止，反之，NM1管導(dǎo)通，PM1管會趨于截止。它們之間的電流相差為Iout時會對負(fù)載等效電容CL進(jìn)行充放電，Iout是驅(qū)動電流，由負(fù)載提供。當(dāng)ID1=ID2=IQ，Iout圖3-6ClassAB輸出結(jié)構(gòu)如圖3-7所示，浮動ClassAB共源輸出級的PM1、NM1是輸出驅(qū)動管，可以直接響應(yīng)運產(chǎn)生的兩個同向輸出電壓。PM4和NM4構(gòu)成浮動電壓源，NM2、NM3為NM4提供偏置,PM2和PM3為PM4提供偏置，Iref是基準(zhǔn)電流。Vin動態(tài)變化，?Vin是輸入電壓動態(tài)變化浮動的誤差。對Vin加入交流大信號，并進(jìn)行動態(tài)變化進(jìn)行分析。當(dāng)?Vin>0時，VGSPM4增大，VGSNM4減小，PM4的漏電流會增大，NM4的漏電流減小，兩者的變化量保持一致，該變化會持續(xù)到PM4的漏電流等于2Iref，這時輸出驅(qū)動管PM1的漏電流變?yōu)樽钚≈?，NM1的漏電流為最大值，負(fù)載提供的驅(qū)動電流Iout也到達(dá)最大值，驅(qū)動負(fù)載的能力由此得到提高。同理，?Vin<0時，也可以如上述進(jìn)行分析。通過分析可知，浮動ClassAB類控制結(jié)構(gòu)的輸出驅(qū)動管的柵極電壓差是保持恒定的，不受輸入電壓變化的影響。圖3-7浮動ClassAB共源輸出級電路圖3-7中有兩個跨導(dǎo)線性環(huán)由PM1~PM4、NM1~NM4組成，決定了輸出驅(qū)動管PM1和NM1的靜態(tài)電流大小。設(shè)K=μCox(WL)，KPM2=KPM3=KPM4=KNM2=KNM3=KNM4=1/AKVGSPM1+VGSPM4=VGSPM2+VGSPM3(3-11)VGSNM1+VGSNM4=VGSNM2+VGSNM3(3-12)根據(jù)漏電流公式推導(dǎo)得到：VGS=2ID結(jié)合上述式子可推導(dǎo)出：2IQK2IQKNM1上式子中IQ是NM1和PM1的靜態(tài)電流，VGS是各晶體管的柵源電壓，VtIQ=AIref由此可知靜態(tài)電流IQ與基準(zhǔn)電流Iref圖3-8斬波運放浮動ClassAB共源輸出級電路圖如圖3-8所示為本文斬波運算放大器的第二級浮動ClassAB輸出級電路，PM12、NM12構(gòu)成浮動電流源為PM7、NM8提供偏置電壓，PM13、NM13構(gòu)成浮動ClassAB控制電路。它們對輸出級驅(qū)動管的柵端電壓起相反作用，以此進(jìn)行相位補償。從圖中可以看到PM12、NM12和PM13、NM13嵌套在共源共柵結(jié)構(gòu)中，可以提高電路的穩(wěn)定性。電容C0~C3是運放中的米勒補償電容，保證整個運放的穩(wěn)定運行。在小信號條件下，ClassAB輸出級的輸出電阻Ron2為：ROn2=r電壓增益表達(dá)式為：AV2=Gm斬波運算放大器第二級ClassAB輸出級的增益為：AV2=gmn8(ro斬波運算放大器的整體增益為：A=AV1?AV23.4偏置電路在電路設(shè)計中，確立靜態(tài)工作點是關(guān)鍵步驟，因為它對電路能否順利運行起著決定性作用。偏置電路的功能是提供所需的偏置電壓給晶體管器件，確保處于靜態(tài)工作狀態(tài)，從而保證整個系統(tǒng)穩(wěn)定并輸出正確結(jié)果。圖3-9是本文運放的偏置電路，其產(chǎn)生四個不同的偏置電壓為整個運放提供偏置，提高了穩(wěn)定性。偏置電壓VB1和VB2分別由PMOS管PM8、PM9確定，VB3由NMOS管NM9和NM11確定，VB4由NM3和NM10確定。為了精確復(fù)制兩路電流，需要確保與電阻相連的MOS管與其對應(yīng)的MOS管在工作狀態(tài)上保持高度一致。圖3-9偏置電路3.5整體電路圖3-10為本文斬波運放的整體電路圖，整體斬波運放由三部分組成：偏置電路、互補差分輸入結(jié)構(gòu)的折疊共源共柵電路為斬波運放的第一級、第二級為浮動ClassAB共源輸出級。圖3-10斬波運放整體電路圖3.6本章小結(jié)本章節(jié)主要介紹了斬波運放的整體結(jié)構(gòu)，由折疊式共源共柵級運放和ClassAB輸出級構(gòu)成一個二級運放，接著分析斬波運放的主體電路折疊式共源共柵斬波運放；分析了浮動ClassAB共源輸出級的工作機制，并闡釋了該輸出級結(jié)構(gòu)具備強大的負(fù)載驅(qū)動能力。介紹出了本文采用的偏置電路，為整個運放提供偏置，使各晶體管達(dá)到靜態(tài)工作狀態(tài)。最后給出本文研究的整體電路。第四章斬波運算放大電路仿真4.1開環(huán)參數(shù)指標(biāo)仿真4.1.1開環(huán)增益、單位增益帶寬和相位裕度圖4-1是斬波運放的開環(huán)AC仿真得到的幅頻特性曲線。仿真表明開環(huán)增益為114.65dB，單位增益帶寬為8.15MHz。如圖4-2所示，相位裕度為61.08°。AC仿真結(jié)果表明開環(huán)增益、單位增益帶寬和相位裕度均符合本文設(shè)定的設(shè)計要求。圖4-1斬波運算放大器的幅頻特性圖4-2斬波運算放大器的相位裕度4.1.2共模抑制比仿真如圖4-3所示，斬波運算放大器的共模抑制比仿真曲線表明CMRR為103.035dB，符合本文的設(shè)計指標(biāo)，說明電路具備較強的抗干擾能力。圖4-3斬波運算放大器的共模抑制比仿真4.1.3電源抑制比仿真如圖4-4所示，斬波放大器的電源抑制比仿真結(jié)果展示了電源抑制比曲線。仿真結(jié)果表明，電源抑制比達(dá)到了105dB，滿足本文設(shè)定的設(shè)計標(biāo)準(zhǔn)。這表明電路對電源波動的敏感性較低，并且具有較強的電源紋波抑制性能。圖4-4斬波運算放大器的電源抑制比仿真4.1.4功耗仿真如圖4-5為本文斬波電路的仿真結(jié)果，對電路進(jìn)行直流DC仿真，觀察直流電壓源的靜態(tài)工作點，得到斬波運放的靜態(tài)功耗大約為0.464mW。圖4-5斬波運算放大器的靜態(tài)功耗仿真4.2直流參數(shù)仿真4.2.1失調(diào)仿真在理論情況中，當(dāng)運算放大器的兩個輸入端接收到相同的信號時，其輸出理論上應(yīng)為零。但在實際應(yīng)用中，由于制造過程中的不完美和工藝限制，輸出通常不會完全為零。這個誤差就是運放的失調(diào)電壓Vos，如圖4-6對兩輸入端進(jìn)行未加斬波的瞬態(tài)仿真，兩值相減的絕對值就是放大器的失調(diào)電壓，得到電路未加斬波的失調(diào)電壓為40.87uV。圖4-6運算放大器未加斬波的失調(diào)電壓仿真同樣，對電路加了斬波調(diào)制進(jìn)行仿真得到的失調(diào)電壓為15.98uV，如圖4-7所示。從仿真結(jié)果中可知，斬波調(diào)制對運放中的失調(diào)起到一定的抑制作用。圖4-7運算放大器加了斬波的失調(diào)電壓仿真4.2.2噪聲仿真對電路進(jìn)行噪聲仿真，噪聲曲線如圖4-8所示，上下兩條曲線分別是未加斬波與加斬波噪聲曲線，加了斬波通過PSS+Pnoise仿真得到。從圖中可以看出未加斬波時，在100Hz處輸入?yún)⒖荚肼暤拇笮?73.42nV/√Hz，加了斬波時在100Hz處輸入?yún)⒖荚肼暤拇笮?1.65nV/√Hz，說明斬波運放對電路的1/f噪聲有抑制作用。分別對未加斬波與加斬波電路在1~100Hz頻段內(nèi)的噪聲進(jìn)行積分，分別得到等效輸入噪聲為7.80μVrms和0.204μ圖4-8斬波運算放大器噪聲仿真曲線圖4-9是斬波運放的噪聲仿真曲線，在斬波頻率100KHz處有一個尖峰，此處的噪聲大小約為35nV/√Hz，尖峰表明斬波運放中的1/f噪聲被調(diào)制到斬波頻率的高頻段，實現(xiàn)了噪聲與輸入信號的分離。圖4-9斬波運算放大器的等效輸入噪聲仿真圖4-10運算放大器無斬波噪聲積分結(jié)果圖4-11斬波運算放大器的噪聲積分結(jié)果4.3本章小結(jié)在本章節(jié)中，我們主要對斬波運放的開環(huán)參數(shù)增益、單位增益帶寬、相位裕度、共模抑制比、電源抑制比和靜態(tài)功耗等性能等參進(jìn)行仿真分析。仿真結(jié)果驗證了這些參數(shù)均符合了本研究設(shè)定要求。還進(jìn)行了電路中加入斬波與未加入斬波的噪聲和失調(diào)電壓仿真，仿真表明等效輸入噪聲和失調(diào)電壓都符合設(shè)計的性能要求。本文研究的斬波運算放大器起到較好的1/f噪聲和失調(diào)電壓抑制作用。

第五章版圖設(shè)計5.1版圖的設(shè)計良好的版圖設(shè)計對于確保芯片的性能和可靠性至關(guān)重要。版圖的布局質(zhì)量直接關(guān)聯(lián)到芯片的性能表現(xiàn)。在版圖布局階段，需要版圖繪畫者嚴(yán)格遵循設(shè)計規(guī)范，并采用恰當(dāng)?shù)脑O(shè)計策略。5.1.1設(shè)計規(guī)則和技巧版圖設(shè)計要求精確性，下面概述版圖設(shè)計的基本規(guī)則以及在集成電路版圖設(shè)計過程中我們可以使用的技巧方法。（1）最短原則：在繪制版圖連接時，應(yīng)當(dāng)盡量選擇最短路徑作為最優(yōu)路徑，以降低寄生電阻對電路性能的影響。（2）最小延伸：最小延伸可以避免MOS管源極和漏極之間發(fā)生短路，也有助于幫助我們清晰地區(qū)分MOS管的源極和漏極區(qū)域。（3）最小寬度：在版圖設(shè)計時，通常需要用到幾層金屬層連接，每層金屬都有規(guī)定的最小寬度。由于不同的廠商有不同的制造工藝，繪制版圖時金屬層的信號線寬度會有所不同，而且金屬層間相連的接觸孔的最小尺寸也會有所區(qū)別。強調(diào)了在版圖設(shè)計中要滿足最小寬度要求的重要性，否則在后面的光刻工藝中可能也會導(dǎo)致晶體管金屬層的斷路問題。（4）最小距離：在版圖繪制中，同一層金屬間的距離同樣關(guān)鍵。如果同一層使用了兩種相同的金屬層作為信號線，那么這兩金屬層之間的最小間距應(yīng)該遵循它的最小距離原則。這樣做是可以防止較短距離的掩膜層發(fā)生短路，保證芯片的正常性能。（5）版圖合理化布局和模塊化設(shè)計：遵循設(shè)計規(guī)則檢查（DRC）的要求進(jìn)行版圖設(shè)計時，我們需要合理規(guī)劃各模塊間的連接。合理的布局有助于減少模塊間信號傳輸?shù)母蓴_，減小芯片的面積。5.1.2器件匹配器件的匹配在很大程度上決定了模擬集成電路的精度和性能。元件尺寸、摻雜濃度、氧化層厚度和其它元器件參數(shù)的微小變化都會影響器件不匹配,下面討論幾種一般元件的匹配方法。（1）確保所有MOSFET的通道長度相同，并且每個器件都包含相同數(shù)量的finger，以實現(xiàn)器件間的匹配。（2）元件應(yīng)沿相同方向排列，以減少應(yīng)力和傾斜帶來的影響。（3）元件應(yīng)緊密排列，以減少工藝參數(shù)的變化，確保元件參數(shù)的一致性。（4）為了增強電阻的匹配性，應(yīng)選用相同的電阻材料來減少不同類型電阻的不匹配問題。（5）面對精密匹配的電容，可以采用正方形的樣式來提高匹配精度。5.1.3閂鎖效應(yīng)閂鎖效應(yīng)是在特定CMOS超大規(guī)模集成電路工藝中特有的一種寄生效應(yīng)，它可能影響其他電路中的器件。為了預(yù)防閂鎖效應(yīng)在版圖設(shè)計過程中意外發(fā)生，可以采取以下預(yù)防措施：（1）在MOS電路工作時，確保良好的歐姆接觸至關(guān)重要。對于PMOS管，應(yīng)在其外圍設(shè)置多個與電源接地相連的n阱接觸孔；對于NMOS晶體管，建議在其周圍布置一圈接地的襯底接觸孔，并且孔的數(shù)量應(yīng)盡可能增加。（2）增大NMOS、PMOS晶體管間的間隔，可以減少雙極型晶體管的工作電流和增益。5.2斬波運放版圖設(shè)計5.2.1斬波運放整體版圖如圖5-1所示為斬波運放的版圖，在版圖繪畫時，考慮到電路圖中信號走向、眾多電容器以和運算放大器電路模塊在版圖位置的選取，繪畫版圖時盡量按照電路原理圖的位置畫，方便繪制連接線，各模塊電路放在一塊，讓版圖緊湊。本文的運放有很多的晶體管，大小各有不一，可以根據(jù)多個晶體管比較大小將大的晶體管拆分成多個大小相識的晶體管，最后再將電路中同一個晶體管拆分出來的管子運用源漏相接的方法，讓晶體管間更加緊湊，同時也能節(jié)省很大的版圖面積。再對相同結(jié)構(gòu)晶體管環(huán)路加保護環(huán)，減少外部電場對版圖器件的影響。本文有4個電容器件，C0、C1相同大小分為四個multiplier，C2、C3分為三個放置在外圍環(huán)繞，如下圖右側(cè)電容放置是考慮到方便電容間連接，減少金屬連接線，進(jìn)一步減少版圖使用面積。圖5-1斬波運放版圖5.2.2版圖設(shè)計規(guī)則檢查如圖5-2所示，在SMIC180nm標(biāo)準(zhǔn)工藝下完成斬波運放的版圖設(shè)計，進(jìn)行DRC設(shè)計規(guī)則檢查。版圖設(shè)計中存在金屬密度不均的問題，但在DRC檢查中可以不考慮。DRC主要檢查版圖各器件之間的連接線、位置和距離大小是否符合設(shè)計規(guī)則，本次DRC檢查通過。圖5-2DRC設(shè)計規(guī)則檢查驗證圖在設(shè)計規(guī)則檢查完成后，進(jìn)行版圖與原理圖驗證是為了確保版圖中的連線和元件參數(shù)與電路設(shè)計圖相匹配。如圖5-3是LVS版圖和原理圖一致性檢查驗證圖，本次LVS檢查通過。圖5-3LVS版圖和原理圖一致性檢查驗證圖5.3本章小結(jié)本章節(jié)主要講解了版圖設(shè)計的設(shè)計規(guī)則和技巧、器件匹配和避免閂鎖效應(yīng)的方法。對斬波運放的進(jìn)行版圖設(shè)計，并進(jìn)行設(shè)計規(guī)則檢查和版圖與原理圖的一致性驗證。

第六章總結(jié)本文在SMIC180nm標(biāo)準(zhǔn)CMOS工藝下完成了基于斬波調(diào)制技術(shù)的低噪聲放大器研究設(shè)計，通過不斷查閱文獻(xiàn)書籍，了解在運放中采用斬波調(diào)制技術(shù)可以有效地降低運算放大器中的噪聲和失調(diào)的干擾，確保了電路中微弱信號的精確采集，提高了運放電路的精度和穩(wěn)定性，本文研究的斬波運放因其較好的噪聲失調(diào)抑制性能可以適用于儀表放大器、生物醫(yī)學(xué)信號檢測和傳感器接口電路等高精度的測量系統(tǒng)中。本文研究的斬波運放為嵌套式兩級斬波運放結(jié)構(gòu)，折疊式共源共柵級的輸入對管采用NMOS、PMOS互補差分輸入對管，實現(xiàn)輸入信號軌到軌全擺幅。ClassAB輸出結(jié)構(gòu)利用浮動電流源偏置電路提供必要的偏置，這不僅擴大了輸出擺幅，還提升了PSRR，確保了靜態(tài)電流的穩(wěn)定性，并增強了對負(fù)載的驅(qū)動能力。低壓共源共柵偏置電路為整個斬波運放提供偏置，保證運放電路工作在穩(wěn)定狀態(tài)。斬波開關(guān)采用CMOS開關(guān)管對輸入信號、噪聲和失調(diào)進(jìn)行調(diào)制，信號的頻率成分會被轉(zhuǎn)移到斬波頻率的奇數(shù)次諧波上，可以有效降低時鐘饋通和電荷注入的影響，避免引入額外的殘余失調(diào)電壓。仿真得到增益達(dá)到115dB，單位增益帶寬為8.15MHz，相位裕度為61°，功耗為0.464mW，CMRR為103dB，PSRR為105dB，等效輸入噪聲0.204μV由于本人能力有限，畢業(yè)設(shè)計的時間也比較緊迫，需要通過不斷的查閱相關(guān)文獻(xiàn)和資料獲取本文設(shè)計的所需要的框架搭建內(nèi)容分析填充，因為自身的集成電路知識基礎(chǔ)比較薄弱，在研究過程中存在一定困難，對部分電路深入的理解還是欠缺，還是需要學(xué)習(xí)更多集成電路方面的知識。在這次設(shè)計中也深刻認(rèn)識到只有沉下心來把基礎(chǔ)的知識學(xué)會并掌握對于電路設(shè)計有非常大的幫助，能幫助快速發(fā)現(xiàn)問題并解決問題。

參考文獻(xiàn)關(guān)宇，徐勇，趙斐等.采用斬波調(diào)制的運算放大器設(shè)計[J].軍事通信技術(shù),2012.李威，張兆浩，吳次南.低噪聲低功耗斬波運放的分析與設(shè)計[J].電子科技，2016.王菊湘.低噪聲電壓放大調(diào)理芯片的設(shè)計與實現(xiàn)[D].碩士學(xué)位論文,南京郵電大學(xué)，2021.李春龍.應(yīng)用于便攜式設(shè)備的生物電信號讀取電路研究[D].碩士學(xué)位論文,桂林電子科技大學(xué)，2017.張文博.隧穿式磁阻傳感器接口ASIC芯片設(shè)計[D].工程碩士學(xué)位論文：哈爾濱工業(yè)大學(xué),2018.梁凱.生物醫(yī)學(xué)信號CMOS模擬前端芯片設(shè)計與研究[D].華南理工大學(xué),2012.陳權(quán)書.高精度低功耗高帶寬軌對軌運算放大器的設(shè)計[D].湖南大學(xué),2022.駱妙藝,凌朝東,李國剛.一種適合檢測生物電信號的基于斬波技術(shù)的放大器[J].現(xiàn)代電子技術(shù),2007.嚴(yán)正楠.用于生物電信號采集的低噪聲斬波穩(wěn)定模擬前端的設(shè)計與實現(xiàn)[D].碩士學(xué)位論文,上海交通大學(xué)，2018.王巍,王伊昌,趙汝法,等.一種低噪聲的斬波電流反饋儀表放大器[J].微電子學(xué)與計算機,2019.劉悅凱.神經(jīng)信號探測前端低噪聲低功耗斬波放大器[D].碩士學(xué)位論文，東南大學(xué),2021.張三鋒,低功耗生物信號采集前端研究[D].博士學(xué)位論文,電子科技大學(xué),2021.馬偉,王宇,王美玉等.一種針對小信號探測的低噪聲放大器[J].半導(dǎo)體技術(shù),2022.馬玉良.低噪聲儀表放大器的研究與設(shè)計[D