SoC設(shè)計(jì)方法與實(shí)現(xiàn)（第4版）課件第14章2_第1頁(yè)
SoC設(shè)計(jì)方法與實(shí)現(xiàn)（第4版）課件第14章2_第2頁(yè)
SoC設(shè)計(jì)方法與實(shí)現(xiàn)（第4版）課件第14章2_第3頁(yè)
SoC設(shè)計(jì)方法與實(shí)現(xiàn)（第4版）課件第14章2_第4頁(yè)
SoC設(shè)計(jì)方法與實(shí)現(xiàn)（第4版）課件第14章2_第5頁(yè)
已閱讀5頁(yè)，還剩6頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

SoC設(shè)計(jì)方法與實(shí)現(xiàn)I/O環(huán)的設(shè)計(jì)和芯片封裝（2）第十四章SoC設(shè)計(jì)方法與實(shí)現(xiàn)SoC芯片封裝芯片封裝內(nèi)容大綱芯片封裝的選擇3DIC技術(shù)芯片封裝的功能提供芯片上的電源引腳與外部的電源連接為信號(hào)傳輸提供有效的途徑散熱通道固定支撐和環(huán)境保護(hù)影響封裝選擇的因素不同封裝的管腳個(gè)數(shù)及工作速度示例：倒置封裝倒置封裝（FlipChipPackage）芯片面朝下，芯片上的焊區(qū)直接與基板上的焊區(qū)互連互連線非常短（無(wú)連線），速度快芯片焊區(qū)可面陣布局，更適于多I/O數(shù)的SoC芯片費(fèi)用高版圖的最上層3DIC技術(shù)實(shí)現(xiàn)相同或不同工藝的裸片之間的垂直層間垂直互聯(lián)集成堆疊式3DIC堆疊裸片（Die），然后垂直集成連接單片3DIC從基礎(chǔ)晶圓開(kāi)始，在一個(gè)晶圓上按照傳統(tǒng)前道工藝在垂直方向形成多個(gè)器件層，然后通過(guò)垂直集成連接。具有系統(tǒng)帶寬和速度上的優(yōu)勢(shì)由于3DIC上通信信號(hào)仍然是片上信號(hào)，可以大大降低芯片互聯(lián)線上的功耗更適合高性能計(jì)算機(jī)、智能手機(jī)、CMOS圖像傳感器等設(shè)備的應(yīng)用示例：基于TSV技術(shù)的3D集成當(dāng)前絕大多數(shù)的3DIC設(shè)計(jì)方案是通過(guò)硅通孔（TSV，Through-Silicon-Via）技術(shù)實(shí)現(xiàn)堆疊的裸片之間的互連示例：處理器芯片+DRAM芯片的3DIC通過(guò)3DIC技術(shù)將L2級(jí)緩存（大容量的DRAM）與處理器核縱向集成大大提高緩存讀寫(xiě)速度減少了處理器核與緩存間的互連3DIC設(shè)計(jì)需要在芯片設(shè)計(jì)階段依托EDA工具來(lái)完成需要考慮熱效應(yīng)、電

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論