1+X集成電路理論試題與參考答案一、單選題（每題2分，共40分）1.集成電路制造中，以下哪種光刻技術分辨率最高（）A.紫外光刻B.深紫外光刻C.極紫外光刻D.電子束光刻答案：C解析：極紫外光刻（EUV）使用波長為13.5nm的極紫外光，相比紫外光刻（波長較長）、深紫外光刻（波長仍比EUV長），其波長更短，能實現更高的分辨率。電子束光刻雖然分辨率也很高，但它是一種直寫技術，生產效率低，主要用于掩膜制造等特殊場合，并非大規(guī)模集成電路制造中常規(guī)光刻的首選，而極紫外光刻是當前集成電路先進制程中用于提高分辨率的關鍵技術。2.以下哪種半導體材料常用于制造高頻、高速、高功率的集成電路（）A.硅B.鍺C.砷化鎵D.碳化硅答案：C解析：硅是最常用的半導體材料，但在高頻、高速、高功率應用方面，砷化鎵具有更優(yōu)越的性能。砷化鎵的電子遷移率比硅高很多，能夠實現更高的電子速度，從而適用于高頻和高速電路。鍺的性能在很多方面不如硅和砷化鎵，應用相對較少。碳化硅主要用于高壓、高溫、高功率的電力電子領域，雖然也有高頻特性，但在高頻、高速集成電路方面，砷化鎵更為常用。3.集成電路設計中，邏輯綜合的主要作用是（）A.將RTL級描述轉換為門級網表B.對門級網表進行布局布線C.對RTL級描述進行仿真驗證D.對芯片進行物理驗證答案：A解析：邏輯綜合是集成電路設計流程中的一個重要環(huán)節(jié)，它的主要任務是將寄存器傳輸級（RTL）的硬件描述語言代碼轉換為門級網表，即由基本邏輯門（如與門、或門、非門等）組成的電路表示。布局布線是在邏輯綜合之后的步驟，用于將門級網表中的邏輯門在芯片物理版圖上進行布局和連接。對RTL級描述進行仿真驗證是在邏輯綜合之前，用于檢查RTL代碼的功能正確性。物理驗證是在布局布線之后，對芯片的物理版圖進行各種規(guī)則檢查。4.下列關于CMOS反相器的說法，錯誤的是（）A.靜態(tài)功耗低B.輸入阻抗高C.輸出擺幅小D.噪聲容限大答案：C解析：CMOS反相器具有靜態(tài)功耗低的特點，因為在靜態(tài)時，P溝道MOS管和N溝道MOS管總有一個處于截止狀態(tài)，幾乎沒有直流電流流過。其輸入阻抗高，因為MOS管的柵極是絕緣的，幾乎不吸取電流。CMOS反相器的輸出擺幅接近電源電壓，即從0V到VDD，擺幅大。同時，它具有較大的噪聲容限，能夠在一定的噪聲干擾下正常工作。5.在集成電路制造中，化學機械拋光（CMP）的主要作用是（）A.去除光刻膠B.刻蝕硅襯底C.實現全局平坦化D.摻雜雜質答案：C解析：化學機械拋光（CMP）是集成電路制造中的一種關鍵工藝，其主要作用是實現芯片表面的全局平坦化。在集成電路制造過程中，多層金屬布線和絕緣層的沉積會導致芯片表面出現高低不平的情況，CMP通過化學腐蝕和機械研磨的協同作用，將芯片表面打磨平整，為后續(xù)的光刻、刻蝕等工藝提供良好的表面條件。去除光刻膠通常采用光刻膠剝離工藝，刻蝕硅襯底使用專門的刻蝕工藝，摻雜雜質則通過離子注入或擴散工藝實現。6.以下哪種存儲器是非易失性存儲器（）A.SRAMB.DRAMC.Flash存儲器D.寄存器答案：C解析：非易失性存儲器是指在斷電后數據不會丟失的存儲器。Flash存儲器是一種常見的非易失性存儲器，廣泛應用于U盤、固態(tài)硬盤等存儲設備中。SRAM（靜態(tài)隨機存取存儲器）和DRAM（動態(tài)隨機存取存儲器）都是易失性存儲器，斷電后數據會丟失。寄存器是CPU內部的高速存儲單元，也是易失性的。7.集成電路設計中，時序分析的主要目的是（）A.檢查電路的功能正確性B.確保電路在規(guī)定的時鐘周期內完成操作C.優(yōu)化電路的功耗D.減少電路的面積答案：B解析：時序分析是集成電路設計中的重要環(huán)節(jié)，其主要目的是確保電路在規(guī)定的時鐘周期內完成操作。在數字電路中，各個信號的傳輸和處理都需要在時鐘信號的控制下按照一定的時序進行，如果時序不滿足要求，電路可能會出現錯誤的輸出。檢查電路的功能正確性通常通過功能仿真來實現。優(yōu)化電路的功耗和減少電路的面積是其他設計優(yōu)化環(huán)節(jié)的目標。8.以下哪種封裝形式散熱性能最好（）A.DIP（雙列直插式封裝）B.QFP（四方扁平封裝）C.BGA（球柵陣列封裝）D.SOP（小外形封裝）答案：C解析：BGA（球柵陣列封裝）的散熱性能最好。BGA封裝通過底部的球形焊球與電路板連接，有較大的散熱面積，而且芯片與電路板之間的熱阻較小，能夠更有效地將芯片產生的熱量散發(fā)出去。DIP（雙列直插式封裝）引腳間距較大，封裝體積較大，散熱效率相對較低。QFP（四方扁平封裝）和SOP（小外形封裝）雖然也是常見的封裝形式，但在散熱方面不如BGA封裝。9.集成電路制造中，離子注入工藝的主要作用是（）A.在硅襯底上生長氧化層B.向硅襯底中引入雜質C.刻蝕硅襯底D.去除光刻膠答案：B解析：離子注入是集成電路制造中向硅襯底中引入雜質的重要工藝。通過將高能離子注入到硅襯底中，可以精確控制雜質的種類、濃度和分布，從而改變硅的電學性質，形成PN結等半導體器件結構。在硅襯底上生長氧化層通常采用熱氧化工藝?？涛g硅襯底使用刻蝕工藝，去除光刻膠使用光刻膠剝離工藝。10.以下哪種邏輯門可以實現任何邏輯函數（）A.與門B.或門C.非門D.與非門答案：D解析：與非門是一種萬能邏輯門，可以通過與非門的組合實現任何邏輯函數。因為與非門可以實現與、或、非三種基本邏輯運算。例如，兩個與非門可以組成一個非門，多個與非門的組合可以實現與門和或門的功能。與門、或門和非門雖然是基本邏輯門，但單獨使用它們不能實現所有的邏輯函數。11.在集成電路設計中，以下哪種方法可以降低功耗（）A.提高時鐘頻率B.增加電路的扇出C.采用低閾值電壓的MOS管D.采用多電壓域設計答案：D解析：采用多電壓域設計可以降低功耗。多電壓域設計是將芯片劃分為不同的電壓區(qū)域，根據不同區(qū)域的功能需求和性能要求，為其分配不同的電源電壓。對于對速度要求不高的區(qū)域，可以使用較低的電源電壓，從而降低功耗。提高時鐘頻率會增加電路的動態(tài)功耗。增加電路的扇出會導致負載電容增大，也會增加功耗。采用低閾值電壓的MOS管雖然可以提高電路的速度，但會增加靜態(tài)功耗。12.集成電路制造中，光刻工藝的關鍵步驟不包括（）A.涂覆光刻膠B.曝光C.顯影D.離子注入答案：D解析：光刻工藝是集成電路制造中的核心工藝之一，其關鍵步驟包括涂覆光刻膠、曝光和顯影。涂覆光刻膠是在硅片表面均勻涂上一層光刻膠，曝光是使用光刻機將掩膜版上的圖形轉移到光刻膠上，顯影是去除曝光或未曝光的光刻膠部分，從而在光刻膠上形成與掩膜版相同的圖形。離子注入是另一個獨立的工藝，用于向硅襯底中引入雜質，不屬于光刻工藝的關鍵步驟。13.以下哪種半導體器件是電壓控制型器件（）A.雙極型晶體管（BJT）B.金屬-氧化物-半導體場效應晶體管（MOSFET）C.晶閘管D.二極管答案：B解析：金屬-氧化物-半導體場效應晶體管（MOSFET）是電壓控制型器件，通過柵極電壓來控制漏極和源極之間的電流。雙極型晶體管（BJT）是電流控制型器件，其基極電流控制集電極電流。晶閘管是一種可控的半導體開關器件，需要一定的觸發(fā)電流來導通。二極管是一種具有單向導電性的器件，其電流主要由外加電壓和自身的伏安特性決定，不屬于電壓控制型器件。14.集成電路設計中，版圖設計的主要任務是（）A.設計RTL級代碼B.將門級網表轉換為物理版圖C.進行邏輯綜合D.對電路進行功能仿真答案：B解析：版圖設計是集成電路設計流程中的一個重要階段，其主要任務是將門級網表轉換為物理版圖，即確定各個器件（如MOS管、電阻、電容等）在芯片上的物理位置和相互連接關系。設計RTL級代碼是前端設計的工作。邏輯綜合是將RTL級代碼轉換為門級網表。對電路進行功能仿真用于驗證RTL級代碼的功能正確性。15.在集成電路測試中，以下哪種測試方法可以檢測芯片的功能是否正確（）A.直流參數測試B.交流參數測試C.功能測試D.老化測試答案：C解析：功能測試是用于檢測芯片的功能是否正確的測試方法。通過向芯片輸入一系列的測試向量，觀察芯片的輸出是否與預期的結果一致，從而判斷芯片的功能是否正常。直流參數測試主要測量芯片的直流特性，如電源電流、輸入輸出電壓等。交流參數測試測量芯片的交流特性，如時鐘頻率、信號傳輸延遲等。老化測試是通過長時間施加高溫、高壓等應力條件，加速芯片的老化過程，檢測芯片的可靠性。16.以下哪種集成電路設計方法適合于大規(guī)模集成電路的設計（）A.手工設計方法B.自底向上的設計方法C.自頂向下的設計方法D.全定制設計方法答案：C解析：自頂向下的設計方法適合于大規(guī)模集成電路的設計。自頂向下的設計方法是從系統(tǒng)級的功能需求出發(fā)，將系統(tǒng)逐步分解為各個子模塊，然后對每個子模塊進行設計和實現。這種方法能夠有效地管理大規(guī)模集成電路設計的復雜性，提高設計效率和可靠性。手工設計方法效率低，難以應對大規(guī)模集成電路的設計。自底向上的設計方法是從基本的器件和電路開始，逐步構建整個系統(tǒng)，不太適合大規(guī)模集成電路的設計。全定制設計方法雖然可以實現高性能的電路，但設計周期長、成本高，不適合大規(guī)模集成電路的快速設計。17.集成電路制造中，以下哪種工藝用于制造金屬互連層（）A.化學氣相沉積（CVD）B.物理氣相沉積（PVD）C.光刻D.刻蝕答案：B解析：物理氣相沉積（PVD）常用于制造集成電路的金屬互連層。PVD是通過物理方法將金屬材料蒸發(fā)或濺射在芯片表面，形成金屬薄膜，用于連接各個器件?；瘜W氣相沉積（CVD）主要用于生長絕緣層、半導體層等。光刻用于將圖形轉移到光刻膠上，刻蝕用于去除不需要的材料，它們是制造金屬互連層過程中的輔助工藝。18.以下哪種邏輯電路是組合邏輯電路（）A.觸發(fā)器B.計數器C.譯碼器D.寄存器答案：C解析：譯碼器是組合邏輯電路，其輸出只取決于當前的輸入，與電路的過去狀態(tài)無關。觸發(fā)器、計數器和寄存器都是時序邏輯電路，它們的輸出不僅取決于當前的輸入，還與電路的過去狀態(tài)有關。19.集成電路設計中，以下哪種技術可以提高電路的速度（）A.增加電路的級數B.減小晶體管的尺寸C.降低電源電壓D.增加負載電容答案：B解析：減小晶體管的尺寸可以提高電路的速度。隨著晶體管尺寸的減小，其溝道長度縮短，電子在溝道中的傳輸時間減少，從而提高了晶體管的開關速度，進而提高了整個電路的速度。增加電路的級數會增加信號的傳輸延遲，降低電路的速度。降低電源電壓會降低晶體管的驅動能力，也會降低電路的速度。增加負載電容會導致信號的充放電時間增加，降低電路的速度。20.以下哪種封裝技術可以實現芯片的倒裝焊接（）A.BGA（球柵陣列封裝）B.CSP（芯片尺寸封裝）C.Flip-Chip（倒裝芯片封裝）D.QFN（四方扁平無引腳封裝）答案：C解析：Flip-Chip（倒裝芯片封裝）可以實現芯片的倒裝焊接。在倒裝芯片封裝中，芯片的有源面朝下，通過凸點與電路板直接連接，這種連接方式可以縮短信號傳輸路徑，提高電氣性能。BGA（球柵陣列封裝）是通過底部的球形焊球與電路板連接，但不是倒裝焊接方式。CSP（芯片尺寸封裝）是一種封裝尺寸接近芯片尺寸的封裝技術，也不一定采用倒裝焊接。QFN（四方扁平無引腳封裝）是通過引腳與電路板連接，不屬于倒裝焊接。二、多選題（每題3分，共30分）1.集成電路制造工藝主要包括以下哪些步驟（）A.光刻B.刻蝕C.摻雜D.薄膜沉積答案：ABCD解析：集成電路制造工藝是一個復雜的過程，光刻是將掩膜版上的圖形轉移到硅片表面的光刻膠上；刻蝕是去除不需要的材料，形成特定的圖形；摻雜是向硅襯底中引入雜質，改變其電學性質；薄膜沉積是在硅片表面沉積各種薄膜，如絕緣層、金屬層等，這些都是集成電路制造中的關鍵步驟。2.以下哪些是數字集成電路的優(yōu)點（）A.抗干擾能力強B.易于集成C.處理速度快D.功耗低答案：ABC解析：數字集成電路具有抗干擾能力強的優(yōu)點，因為它采用二進制信號，只有高電平和低電平兩種狀態(tài)，能夠在一定的噪聲干擾下正確識別信號。數字電路的基本單元結構相對簡單，易于集成到大規(guī)模的芯片中。數字集成電路的處理速度快，能夠快速地進行邏輯運算和數據處理。雖然有些數字集成電路可以通過優(yōu)化設計實現低功耗，但并不是所有數字集成電路都具有功耗低的特點，其功耗與具體的設計和應用場景有關。3.集成電路設計中，前端設計主要包括（）A.RTL級設計B.邏輯綜合C.布局布線D.功能仿真答案：ABD解析：集成電路前端設計主要關注電路的功能設計和邏輯實現。RTL級設計是使用硬件描述語言（如Verilog或VHDL）對電路的功能進行描述。邏輯綜合是將RTL級描述轉換為門級網表。功能仿真是在RTL級設計完成后，對電路的功能進行驗證，檢查是否符合設計要求。布局布線是后端設計的主要任務，用于將門級網表中的邏輯門在芯片物理版圖上進行布局和連接。4.以下哪些是MOSFET的主要參數（）A.閾值電壓B.跨導C.導通電阻D.擊穿電壓答案：ABCD解析：閾值電壓是MOSFET開始導通時所需的柵極電壓，是一個重要的參數。跨導反映了柵極電壓對漏極電流的控制能力。導通電阻是MOSFET在導通狀態(tài)下的電阻，影響電路的功耗和性能。擊穿電壓是MOSFET能夠承受的最大電壓，超過該電壓會導致器件損壞。5.集成電路測試的主要目的包括（）A.檢測芯片的功能是否正確B.測量芯片的電氣參數C.篩選出有缺陷的芯片D.評估芯片的可靠性答案：ABCD解析：集成電路測試的主要目的包括檢測芯片的功能是否正確，通過輸入測試向量并檢查輸出是否符合預期來實現。測量芯片的電氣參數，如電源電流、輸入輸出電壓等，以確保芯片的性能符合規(guī)格要求。篩選出有缺陷的芯片，避免不合格的芯片進入市場。評估芯片的可靠性，通過老化測試等方法，檢測芯片在長時間使用和不同環(huán)境條件下的性能穩(wěn)定性。6.以下哪些是集成電路封裝的作用（）A.保護芯片B.實現芯片與外部電路的連接C.散熱D.減小芯片的尺寸答案：ABC解析：集成電路封裝的作用包括保護芯片，防止芯片受到外界環(huán)境的影響，如灰塵、濕氣、機械損傷等。封裝通過引腳或焊球等方式實現芯片與外部電路的連接，使芯片能夠與其他電路進行通信和協同工作。封裝還具有散熱的功能，將芯片產生的熱量散發(fā)出去，保證芯片的正常工作。封裝本身并不能減小芯片的尺寸，相反，封裝會增加整個器件的尺寸，但可以提高芯片的可操作性和可靠性。7.以下哪些是模擬集成電路的特點（）A.處理連續(xù)變化的信號B.對精度要求高C.設計難度大D.抗干擾能力強答案：ABC解析：模擬集成電路處理連續(xù)變化的信號，如聲音、圖像等模擬信號。由于模擬信號的連續(xù)性，對電路的精度要求較高，例如放大器的增益精度、濾波器的頻率特性精度等。模擬集成電路的設計難度大，因為需要考慮許多因素，如噪聲、失真、帶寬等。與數字集成電路相比，模擬集成電路的抗干擾能力較弱，因為模擬信號容易受到外界噪聲的影響。8.在集成電路制造中，光刻工藝使用的光刻膠可以分為（）A.正性光刻膠B.負性光刻膠C.厚光刻膠D.薄光刻膠答案：AB解析：在集成電路制造中，光刻膠可以分為正性光刻膠和負性光刻膠。正性光刻膠在曝光后，曝光部分會被顯影液溶解，留下未曝光部分形成圖形。負性光刻膠在曝光后，未曝光部分會被顯影液溶解，留下曝光部分形成圖形。厚光刻膠和薄光刻膠是根據光刻膠的厚度進行的分類，不屬于光刻膠的基本類型。9.以下哪些是集成電路設計中常用的硬件描述語言（）A.VerilogB.VHDLC.C++D.Python答案：AB解析：Verilog和VHDL是集成電路設計中常用的硬件描述語言。它們可以用于描述數字電路的功能和結構，進行RTL級設計和仿真驗證。C++是一種通用的高級編程語言，主要用于軟件開發(fā)，雖然在一些硬件設計的驗證環(huán)境中可能會使用C++進行輔助開發(fā)，但不是專門的硬件描述語言。Python也是一種通用的編程語言，常用于數據分析、機器學習等領域，在集成電路設計中通常作為腳本語言用于自動化設計流程等輔助工作，而不是主要的硬件描述語言。10.以下哪些是集成電路制造中常用的襯底材料（）A.硅B.鍺C.砷化鎵D.碳化硅答案：ACD解析：硅是集成電路制造中最常用的襯底材料，因為硅具有豐富的資源、良好的電學性能和成熟的制造工藝。砷化鎵具有較高的電子遷移率，常用于制造高頻、高速的集成電路。碳化硅具有寬禁帶、高擊穿電場等優(yōu)點，適用于高壓、高溫、高功率的電力電子器件。鍺雖然也是一種半導體材料，但由于其性能和制造工藝等方面的限制，在集成電路制造中使用相對較少。三、判斷題（每題2分，共20分）1.集成電路的集成度越高，芯片的性能就一定越好。（）答案：錯誤解析：集成電路的集成度是指芯片上集成的晶體管等元件的數量。雖然一般來說，較高的集成度可以帶來更多的功能和更高的性能，但集成度并不是衡量芯片性能的唯一標準。芯片的性能還受到很多其他因素的影響，如晶體管的性能、電路的設計架構、散熱能力等。例如，即使集成度很高，但如果晶體管的速度慢、電路設計不合理，芯片的性能也不會好。2.光刻工藝中，曝光波長越短，光刻分辨率越高。（）答案：正確解析：在光刻工藝中，光刻分辨率與曝光波長密切相關。根據光刻分辨率的公式，分辨率與曝光波長成正比，即曝光波長越短，光刻能夠實現的最小特征尺寸越小，分辨率越高。因此，極紫外光刻（EUV）使用13.5nm的極紫外光，能夠實現比紫外光刻、深紫外光刻更高的分辨率。3.靜態(tài)隨機存取存儲器（SRAM）比動態(tài)隨機存取存儲器（DRAM）的速度快，但功耗高。（）答案：正確解析：SRAM由多個晶體管組成一個存儲單元，不需要刷新操作，因此速度快。但由于其存儲單元結構復雜，使用的晶體管數量多，所以功耗相對較高。DRAM采用電容來存儲數據，需要定期刷新，速度相對較慢，但由于其存儲單元結構簡單，功耗較低。4.集成電路設計中，自底向上的設計方法比自頂向下的設計方法更適合大規(guī)模集成電路的設計。（）答案：錯誤解析：自頂向下的設計方法更適合大規(guī)模集成電路的設計。自頂向下的設計方法從系統(tǒng)級的功能需求出發(fā)，將系統(tǒng)逐步分解為各個子模塊，能夠有效地管理大規(guī)模集成電路設計的復雜性，提高設計效率和可靠性。自底向上的設計方法從基本的器件和電路開始，逐步構建整個系統(tǒng)，在處理大規(guī)模集成電路時，容易出現設計管理困難、系統(tǒng)性能難以優(yōu)化等問題。5.化學機械拋光（CMP）工藝只能用于芯片表面的局部平坦化。（）答案：錯誤解析：化學機械拋光（CMP）工藝的主要作用是實現芯片表面的全局平坦化。在集成電路制造過程中，多層金屬布線和絕緣層的沉積會導致芯片表面出現高低不平的情況，CMP通過化學腐蝕和機械研磨的協同作用，將芯片表面打磨平整，為后續(xù)的光刻、刻蝕等工藝提供良好的表面條件，是一種全局平坦化工藝。6.數字集成電路只能處理數字信號，不能處理模擬信號。（）答案：正確解析：數字集成電路是基于二進制數字信號進行設計和工作的，它只能處理離散的數字信號，如0和1。如果要處理模擬信號，需要先將模擬信號轉換為數字信號（通過模數轉換器），然后再由數字集成電路進行處理。7.MOSFET是電流控制型器件。（）答案：錯誤解析：MOSFET是電壓控制型器件，通過柵極電壓來控制漏極和源極之間的電流。而電流控制型器件是指其輸出電流受輸入電流控制的器件，如雙極型晶體管（BJT）。8.集成電路測試中的功能測試可以檢測出芯片的所有缺陷。（）答案：錯誤解析：功能測試主要用于檢測芯片的功能是否正確，通過輸入一系列的測試向量，觀察芯片的輸出是否與預期的結果一致。但功能測試并不能檢測出芯片的所有缺陷，例如一些潛在的可靠性問題、電氣參數的微小偏差等，可能需要通過其他測試方法，如老化測試、直流參數測試等才能檢測出來。9.集成電路封裝的主要作用只是為了保護芯片，防止其受到物理損壞。（）答案：錯誤解析：集成電路封裝的作用不僅僅是保護芯片，防止其受到物理損壞。它還具有實現芯片與外部電路的連接，使芯片能夠與其他電路進行通信和協同工作的功能。此外，封裝還具有散熱的作用，將芯片產生的熱量散發(fā)出去，保證芯片的正常工作。10.在集成電路設計中，版圖設計完成后就可以直接進行芯片制造，不需要再進行驗證。（）答案：錯誤解析：在集成電路設計中，版圖設計完成后需要進行一系列的驗證工作，如物理驗證、時序驗證等。物理驗證主要檢查版圖是否符合制造工藝的規(guī)則，如間距規(guī)則、面積規(guī)則等。時序驗證確保電路在規(guī)定的時鐘周期內完成操作。只有通過這些驗證，才能保證芯片制造的成功率和性能。四、簡答題（每題10分，共20分）1.簡述集成電路制造中光刻工藝的基本流程。答：光刻工藝是集成電路制造中的核心工藝之一，其基本流程如下：（1）硅片清洗：在進行光刻之前，需要對硅片表面進行清洗，去除表面的雜質、油污等，保證硅片表面的潔凈度，以確保光刻膠能夠均勻地涂覆在硅片上。（2）涂覆光刻膠：使用旋轉涂覆等方法在硅片表面均勻地涂上一層光刻膠。光刻膠是一種對光敏感的材料，根據其特性可分為正性光刻膠和負性光刻膠。（3）軟烘：涂覆光刻膠后，需要進行軟烘處理，通過加熱使光刻膠中的溶劑揮發(fā)，提高光刻膠與硅片表面的附著力，同時使光刻膠的厚度更加均勻。（4）對準和曝光：將掩膜版與硅片進行精確對準，然后使用光刻機將掩膜版上的圖形通過曝光的方式轉移到光刻膠上。曝光過程中，光刻膠會發(fā)生光化學反應，正性光刻膠在曝光部分會發(fā)生化學變化，易于被顯影液溶解；負性光刻膠則相反，未曝光部分會被顯影液溶解。（5）顯影：將曝光后的硅片放入顯影液中，去除曝光或未曝光的光刻膠部分，從而在光刻膠上形成與掩膜版相同的圖形。顯影后需要進行清洗，去除殘留的顯影液。（6）硬烘：顯影后進行硬烘處理，