精品系列微課建設(shè)《數(shù)字電子技術(shù)》課程其它組合邏輯電路

3.4.3多位加法器實(shí)現(xiàn)多位加法運(yùn)算的電路其低位進(jìn)位輸出端依次連至相鄰高位的進(jìn)位輸入端，最低位進(jìn)位輸入端接地。因此，高位數(shù)的相加必須等到低位運(yùn)算完成后才能進(jìn)行，這種進(jìn)位方式稱為串行進(jìn)位。運(yùn)算速度較慢。其進(jìn)位數(shù)直接由加數(shù)、被加數(shù)和最低位進(jìn)位數(shù)形成。各位運(yùn)算并行進(jìn)行。運(yùn)算速度快。串行進(jìn)位加法器超前進(jìn)位加法器補(bǔ)充例題補(bǔ)充例題跳過(guò)補(bǔ)充例題2串行進(jìn)位加法器舉例A3B3C3S3CO∑CIS2S1S0A2B2A1B1A0B0CO∑CICO∑CICO∑CICI加數(shù)A輸入A3A2A1A0B3B2B1B0B3B2B1B0加數(shù)B輸入低位的進(jìn)位輸出CO依次加到相鄰高位的進(jìn)位輸入端CI

。相加結(jié)果讀數(shù)為

C3S3S2S1S0和數(shù)進(jìn)位數(shù)串行加法器主要缺點(diǎn)是工作(運(yùn)算)速度慢跳過(guò)補(bǔ)充例題3超前進(jìn)位加法器舉例：CT74LS283相加結(jié)果讀數(shù)為C3S3S2S1S04位二進(jìn)制加數(shù)B輸入端4位二進(jìn)制加數(shù)A輸入端低位片進(jìn)位輸入端本位和輸出端向高位片的進(jìn)位輸出A3A2A1A0B3B2B1B0CI0CO4F3F2F1F0S3S2S1S0C3∑CT74LS283邏輯符號(hào)與串行進(jìn)位加法器區(qū)別:超前進(jìn)位加法器運(yùn)算時(shí)間的縮短是以增加電路復(fù)雜程度為代價(jià)而換取的45[例3.4.2]設(shè)計(jì)一個(gè)代碼變換電路，將8421BCD碼轉(zhuǎn)換為余3碼解:根據(jù)余3碼的編碼規(guī)律，對(duì)應(yīng)于同一十進(jìn)制數(shù)，余3碼Y3Y2Y1Y0

總比8421BCD碼DCBA多0011，故有

用一片74LS283或74HC283即可實(shí)現(xiàn)，只要令加數(shù)3.4.4數(shù)值比較器DigitalComparator，又稱數(shù)字比較器。用于比較兩個(gè)數(shù)的大小。

(一)

1位數(shù)值比較器輸入輸出ABY(A>B)Y(A<B)Y(A=B)00001010101010011001ABAABABBY(A<B)Y(A=B)Y(A>B)7

(二)

多位數(shù)值比較器可利用1位數(shù)值比較器構(gòu)成1.比較原理：從最高位開(kāi)始逐步向低位進(jìn)行比較。例如比較A=A3A2A1A0和B=B3B2B1B0的大?。?/p>

若A3>B3，則A>B；若A3<B3，則A<B；若A3=B3，則需比較次高位。

若次高位A2>B2，則A>B；若A2<B2，則A<B；若A2=B2，則再去比較更低位。依次類推，直至最低位比較結(jié)束。8910如果只比較兩個(gè)4位數(shù)時(shí)，可將IN(A<B)接低電平，將IN(A>B)、IN(A=B)接高電平。如果為兩個(gè)4位以上、8位以下（含8位）的數(shù)進(jìn)行比較，可按圖接線，將低位片（1#）的IN(A<B)接0，IN(A>B)、IN(A=B)接1，并令高位片（2#）的IN(A>B)為1，將低位片的OUT輸入高位片的IN。2、4585的使用方法3.4.5數(shù)據(jù)選擇器一、功能與電路

數(shù)據(jù)選擇器(Multiplexer,簡(jiǎn)稱MUX)又稱“多路開(kāi)關(guān)”或“多路調(diào)制器”,它的功能是在選擇輸入(又稱“地址輸入”)信號(hào)的作用下,從多個(gè)數(shù)據(jù)輸入通道中選擇某一通道的數(shù)據(jù)(數(shù)字信息)傳輸至輸出端.地址輸入A1A0使能控制輸出YXX00011011100000D0D1D2D34選1數(shù)據(jù)選擇器圖4選1數(shù)據(jù)選擇器真值表二、應(yīng)用舉例1、數(shù)據(jù)傳輸（1）將多位數(shù)據(jù)并行輸入轉(zhuǎn)化為串行輸出16位并行輸入數(shù)據(jù)D0—D15。當(dāng)選擇輸入A3A2A1A0

的二進(jìn)制數(shù)碼依次由0000遞增至1111，16個(gè)通道的并行數(shù)據(jù)便依次傳送到輸出端，轉(zhuǎn)換成了串行數(shù)據(jù)。并行數(shù)據(jù)D0-D15

的值通過(guò)開(kāi)關(guān)各自預(yù)先置0或置1，則此時(shí)多路開(kāi)關(guān)在選擇輸入的控制下，將輸出所要求的序列信號(hào)，這就是“可編序列信號(hào)發(fā)生器”。12（2）構(gòu)成總線串行數(shù)據(jù)傳輸系統(tǒng)

將MUX與數(shù)據(jù)分配器配合使用,可以構(gòu)成雙刀多擲開(kāi)關(guān),構(gòu)成總線串行數(shù)據(jù)傳輸系統(tǒng),實(shí)現(xiàn)一路總線按地址輸入信號(hào)的要求傳送多路數(shù)據(jù)中某一路數(shù)據(jù),這種結(jié)構(gòu)也稱為總線開(kāi)關(guān).示意圖邏輯圖132、函數(shù)發(fā)生器

對(duì)于一個(gè)組合函數(shù),可以根據(jù)它的最小項(xiàng)表達(dá)式借助于MUX來(lái)實(shí)現(xiàn)它,方法如下:

(1)將給定函數(shù)化為最小項(xiàng)與或表達(dá)式.(2)以最小項(xiàng)因子作MUX的地址輸入端,并由此確定MUX的規(guī)模.地址輸入端個(gè)數(shù)應(yīng)與函數(shù)自變量數(shù)相等.(3)將與或函數(shù)式中已存在的最小項(xiàng)Mi相對(duì)應(yīng)的數(shù)據(jù)輸入端Di賦值為1,將與或函數(shù)式不存在的最小項(xiàng)相應(yīng)的數(shù)據(jù)輸入端賦值為0.14[例3.4.3]用MUX實(shí)現(xiàn)函數(shù)解:(1)首先將數(shù)寫為最小項(xiàng)與或表達(dá)式

(2)Y為三變量函數(shù),MUX地址輸入端為三個(gè),所以選定的應(yīng)是8選1MUX芯片,如54151.

(3)根據(jù)最小項(xiàng)表達(dá)式將數(shù)據(jù)輸入端作下列賦值:

D0=D1=D3=D5=D6=D7=1D2=D4=054151邏輯圖函數(shù)也可以用4選1芯片來(lái)實(shí)現(xiàn)。16

多路選擇器數(shù)據(jù)輸入端個(gè)數(shù)一般不超過(guò)16個(gè)(即16選1)，如遇更多路數(shù)據(jù)選擇，可利用多片級(jí)聯(lián)分級(jí)選擇的方法來(lái)擴(kuò)展功能。

例如64選1，可用9片8選MUX來(lái)實(shí)現(xiàn)，如圖該電路從64路數(shù)據(jù)中選一路輸出，地址碼應(yīng)為6位（ABCDEF），先由DEF同時(shí)控制八片8選1MUX54151的地址輸入A2A1A0,同時(shí)選出