2023年11月16日DSP原理及應用1第1章DSP緒論內容提要

進入21世紀之后，數字化浪潮正在席卷全球，數字信號處理器DSP（DigitalSignalProcessor）正是這場數字化革命的核心，無論在其應用的廣度還是深度方面，都在以前所未有的速度向前發(fā)展。本章主要對數字信號處理進行簡要介紹。

首先對數字信號處理進行了概述，介紹了DSP的基本知識；接著介紹了可編程DSP芯片，對DSP芯片的發(fā)展、特點、分類、應用和發(fā)展趨勢作了論述；然后介紹DSP系統(tǒng)，對DSP系統(tǒng)的構成、特點、設計過程以及芯片的選擇進行了詳細的介紹；最后對DSP產品作了簡要介紹。

2023年11月16日DSP原理及應用2第1章DSP緒論知識要點●

數字信號處理●

DSP芯片的特點●

DSP系統(tǒng)●

DSP系統(tǒng)的設計過程2023年11月16日DSP原理及應用3第1章DSP緒論1.1數字信號處理概述1.2可編程DSP芯片1.3DSP系統(tǒng)1.4DSP產品簡介

2023年11月16日DSP原理及應用4第1章DSP緒論1.1數字信號處理概述

數字信號處理（簡稱DSP）是一門涉及多門學科并廣泛應用于很多科學和工程領域的新興學科。

數字信號處理是利用計算機或專用處理設備，以數字的形式對信號進行分析、采集、合成、變換、濾波、估算、壓縮、識別等加工處理，以便提取有用的信息并進行有效的傳輸與應用。

數字信號處理是以眾多學科為理論基礎,它所涉及的范圍極其廣泛。如數學領域中的微積分、概率統(tǒng)計、隨機過程、數字分析等都是數字信號處理的基礎工具。它與網絡理論、信號與系統(tǒng)、控制理論、通信理論、故障診斷等密切相關。2023年11月16日DSP原理及應用5第1章DSP緒論

DSP可以代表數字信號處理技術（DigitalSignal

Processing）,也可以代表數字信號處理器（Digital

Signal

Processor）。前者是理論和計算方法上的技術,后者是指實現這些技術的通用或專用可編程微處理器芯片。

數字信號處理包括兩個方面的內容:

1．算法的研究2．數字信號處理的實現

2023年11月16日DSP原理及應用6第1章DSP緒論1．算法的研究

算法的研究是指如何以最小的運算量和存儲器的使用量來完成指定的任務，如20世紀60年代出現的快速傅里葉變換（FFT），使數字信號處理技術發(fā)生了革命性的變化。

近幾年來，數字信號處理的理論和方法得到了迅速的發(fā)展，諸如：語音與圖像的壓縮編碼、識別與鑒別，信號的調制與解調、加密和解密，信道的辨識與均衡，智能天線，頻譜分析等各種快速算法都成為研究的熱點、并取得了長足的進步，為各種實時處理的應用提供了算法基礎。

2023年11月16日DSP原理及應用7第1章DSP緒論2．數字信號處理的實現

數字信號處理的實現是用硬件、軟件或軟硬結合的方法來實現各種算法。數字信號處理的實現一般有以下幾種方法：

①在通用計算機（PC機）上用軟件（如Fortran、C語言）實現，但速度慢，不適合實時數字信號處理，只用于算法的模擬；

②在通用計算機系統(tǒng)中加入專用的加速處理機實現，用以增強運算能力和提高運算速度。不適合于嵌入式應用，專用性強，應用受到限制；

③用單片機實現，用于不太復雜的數字信號處理。不適合于以乘法-累加運算為主的密集型DSP算法；

④用通用的可編程DSP芯片實現，具有可編程性和強大的處理能力，可完成復雜的數字信號處理的算法，在實時DSP領域中處于主導地位；

⑤用專用的DSP芯片實現，可用在要求信號處理速度極快的特殊場合，如專用于FFT、數字濾波、卷積、相關算法的DSP芯片，相應的信號處理算法由內部硬件電路實現。用戶無需編程，但專用性強，應用受到限制；

⑥用基于通用DSP核的ASIC芯片實現。隨著專用集成電路ASIC(Application

SpecificIntegrated

Circuit)的廣泛使用,可以將DSP的功能集成到ASlC中。一般說來，DSP核是通用DSP器件中的CPU部分，再配上用戶所需的存儲器(包括Cache、RAM、ROM、flash、EPROM)和外設(包括串口、并口、主機接口、DMA、定時器等)，組成用戶的ASIC。

2023年11月16日DSP原理及應用8第1章DSP緒論1.2可編程DSP芯片

數字信號處理器（DSP）是一種特別適合于進行數字信號處理運算的微處理器，主要用于實時快速實現各種數字信號處理的算法。

在20世紀80年代以前，由于受實現方法的限制,數字信號處理的理論還不能得到廣泛的應用。直到20世紀80年代初，世界上第一塊單片可編程DSP芯片的誕生，才使理論研究成果廣泛應用到實際的系統(tǒng)中，并且推動了新的理論和應用領域的發(fā)展。可以毫不夸張地講，DSP芯片的誕生及發(fā)展對近20年來通信、計算機、控制等領域的技術發(fā)展起到十分重要的作用。

2023年11月16日DSP原理及應用9第1章DSP緒論1.2.1DSP芯片的發(fā)展概況

DSP芯片誕生于20世紀70年代末，至今已經得到了突飛猛進的發(fā)展，并經歷了以下三個階段。第一階段，DSP的雛形階段（1980年前后）。

1978年AMI公司生產出第一片DSP芯片S2811。

1979年美國Intel公司發(fā)布了商用可編程DSP器件Intel2920,由于內部沒有單周期的硬件乘法器，使芯片的運算速度、數據處理能力和運算精度受到了很大的限制。運算速度大約為單指令周期200~250ns，應用領域僅局限于軍事或航空航天部門。

這個時期的代表性器件主要有：Intel2920（Intel）、

PD7720（NEC）、TMS32010（TI）、DSP16（AT&T）、S2811（AMI）、ADSp—21（AD）等。

2023年11月16日DSP原理及應用10第1章DSP緒論1.2.1DSP芯片的發(fā)展概況

第二階段，DSP的成熟階段（1990年前后）。這個時期的DSP器件在硬件結構上更適合數字信號處理的要求，能進行硬件乘法、硬件FFT變換和單指令濾波處理，其單指令周期為80~100ns。

如TI公司的TMS320C20，它是該公司的第二代DSP器件,采用了CMOS制造工藝，其存儲容量和運算速度成倍提高，為語音處理、圖像硬件處理技術的發(fā)展奠定了基礎。

20世紀80年代后期，以TI公司的TMS320C30為代表的第三代DSP芯片問世，伴隨著運算速度的進一步提高，其應用范圍逐步擴大到通信、計算機領域。

這個時期的器件主要有:TI公司的TMS320C20、30、40、50系列，Motorola公司的DSP5600、9600系列，AT&T公司的DSP32等。

2023年11月16日DSP原理及應用11第1章DSP緒論1.2.1DSP芯片的發(fā)展概況

第三階段，DSP的完善階段（2000年以后）。這一時期各DSP制造商不僅使信號處理能力更加完善,而且使系統(tǒng)開發(fā)更加方便、程序編輯調試更加靈活、功耗進一步降低、成本不斷下降。尤其是各種通用外設集成到片上,大大地提高了數字信號處理能力。這一時期的DSP運算速度可達到單指令周期10ns左右，可在Windows環(huán)境下直接用C語言編程,使用方便靈活，使DSP芯片不僅在通信、計算機領域得到了廣泛的應用，而且逐漸滲透到人們日常消費領域。

目前,DSP芯片的發(fā)展非常迅速。硬件方面主要是向多處理器的并行處理結構、便于外部數據交換的串行總線傳輸、大容量片上RAM和ROM、程序加密、增加I/O驅動能力、外圍電路內裝化、低功耗等方面發(fā)展。軟件方面主要是綜合開發(fā)平臺的完善，使DSP的應用開發(fā)更加靈活方便。

2023年11月16日DSP原理及應用12第1章DSP緒論1.2.2DSP芯片的特點

數字信號處理不同于普通的科學計算與分析，它強調運算的實時性。除了具備普通微處理器所強調的高速運算和控制能力外,針對實時數字信號處理的特點,在處理器的結構、指令系統(tǒng)、指令流程上作了很大的改進,其主要特點如下：1．采用哈佛結構

DSP芯片普遍采用數據總線和程序總線分離的哈佛結構或改進的哈佛結構,比傳統(tǒng)處理器的馮·諾伊曼結構有更快的指令執(zhí)行速度。

2023年11月16日DSP原理及應用13第1章DSP緒論

1．采用哈佛結構

(1)馮·諾伊曼（VonNeuman）結構

該結構采用單存儲空間，即程序指令和數據共用一個存儲空間，使用單一的地址和數據總線，取指令和取操作數都是通過一條總線分時進行。

當進行高速運算時，不但不能同時進行取指令和取操作數，而且還會造成數據傳輸通道的瓶頸現象，其工作速度較慢。

2023年11月16日DSP原理及應用14第1章DSP緒論

1．采用哈佛結構

(1)馮·諾伊曼（VonNeuman）結構

圖1.2.1馮·諾伊曼結構CPUI/O口ROM串行接口RAM并行接口外部存儲器接口地址總線AB數據總線DB2023年11月16日DSP原理及應用15第1章DSP緒論

1．采用哈佛結構

（2）哈佛（Harvard）結構

該結構采用雙存儲空間，程序存儲器和數據存儲器分開，有各自獨立的程序總線和數據總線，可獨立編址和獨立訪問，可對程序和數據進行獨立傳輸，使取指令操作、指令執(zhí)行操作、數據吞吐并行完成，大大地提高了數據處理能力和指令的執(zhí)行速度，非常適合于實時的數字信號處理。微處理器的哈佛結構如圖1.2.2所示。

2023年11月16日DSP原理及應用16第1章DSP緒論

1．采用哈佛結構

（2）哈佛（Harvard）結構外部管理數據總線外部管理地址總線數據總線數據地址總線程序數據總線程序地址總線CPUI/O口ROM串行接口RAM并行接口外部存儲器接口圖1.2.2哈佛結構外部管理數據總線外部管理地址總線數據總線數據地址總線程序數據總線程序地址總線2023年11月16日DSP原理及應用17第1章DSP緒論

1．采用哈佛結構

（3）改進型的哈佛結構

改進型的哈佛結構是采用雙存儲空間和數條總線，即一條程序總線和多條數據總線。其特點如下：

①允許在程序空間和數據空間之間相互傳送數據,使這些數據可以由算術運算指令直接調用,增強芯片的靈活性；

②提供了存儲指令的高速緩沖器（cache）和相應的指令,當重復執(zhí)行這些指令時,只需讀入一次就可連續(xù)使用，不需要再次從程序存儲器中讀出,從而減少了指令執(zhí)行作需要的時間。如：TMS320C6200系列的DSP,整個片內程序存儲器都可以配制成高速緩沖結構。2023年11月16日DSP原理及應用18第1章DSP緒論1.2.2DSP芯片的特點

2．采用多總線結構

DSP芯片都采用多總線結構，可同時進行取指令和多個數據存取操作，并由輔助寄存器自動增減地址進行尋址，使CPU在一個機器周期內可多次對程序空間和數據空間進行訪問，大大地提高了DSP的運行速度。如：TMS320C54x系列內部有P、C、D、E等4組總線，每組總線中都有地址總線和數據總線，這樣在一個機器周期內可以完成如下操作：

①從程序存儲器中取一條指令；

②從數據存儲器中讀兩個操作數；

③向數據存儲器寫一個操作數。

2023年11月16日DSP原理及應用19第1章DSP緒論1.2.2DSP芯片的特點

3．采用流水線技術每條指令可通過片內多功能單元完成取指、譯碼、取操作數和執(zhí)行等多個步驟，實現多條指令的并行執(zhí)行，從而在不提高系統(tǒng)時鐘頻率的條件下減少每條指令的執(zhí)行時間。其過程如圖1.2.3所示。時鐘取指令指令譯碼取操作數執(zhí)行指令T1T2T3T4NN-1N-2N-3N+1NN-1N-2N+2N+1NN-1N+3N+2N+1N圖1.2.3四級流水線操作

利用這種流水線結構，加上執(zhí)行重復操作，就能保證在單指令周期內完成數字信號處理中用得最多的乘法-累加運算。如：

2023年11月16日DSP原理及應用20第1章DSP緒論1.2.2DSP芯片的特點

4.配有專用的硬件乘法-累加器

為了適應數字信號處理的需要，當前的DSP芯片都配有專用的硬件乘法-累加器，可在一個周期內完成一次乘法和一次累加操作，從而可實現數據的乘法-累加操作。如矩陣運算、FIR和IIR濾波、FFT變換等專用信號的處理。

5.具有特殊的DSP指令

為了滿足數字信號處理的需要，在DSP的指令系統(tǒng)中，設計了一些完成特殊功能的指令。如：TMS320C54x中的FIRS和LMS指令，專門用于完成系數對稱的FIR濾波器和LMS算法。2023年11月16日DSP原理及應用21第1章DSP緒論1.2.2DSP芯片的特點

6．快速的指令周期

由于采用哈佛結構、流水線操作、專用的硬件乘法器、特殊的指令以及集成電路的優(yōu)化設計，使指令周期可在20ns以下。如：TMS320C54x的運算速度為100MIPS，即100百萬條/秒。7．硬件配置強

新一代的DSP芯片具有較強的接口功能，除了具有串行口、定時器、主機接口（HPI）、DMA控制器、軟件可編程等待狀態(tài)發(fā)生器等片內外設外，還配有中斷處理器、PLL、片內存儲器、測試接口等單元電路，可以方便地構成一個嵌入式自封閉控制的處理系統(tǒng)。

2023年11月16日DSP原理及應用22第1章DSP緒論1.2.2DSP芯片的特點

8．支持多處理器結構

為了滿足多處理器系統(tǒng)的設計，許多DSP芯片都采用支持多處理器的結構。如：TMS320C40提供了6個用于處理器間高速通信的32位專用通信接口，使處理器之間可直接對通，應用靈活、使用方便；9．省電管理和低功耗

DSP功耗一般為0.5~4W，若采用低功耗技術可使功耗降到0.25W，可用電池供電，適用于便攜式數字終端設備。

2023年11月16日DSP原理及應用23第1章DSP緒論1.2.3DSP芯片的分類

為了適應數字信號處理各種各樣的實際應用，DSP廠商生產出多種類型和檔次的DSP芯片。在眾多的DSP芯片中，可以按照下列3種方式進行分類。

1.按基礎特性分類2.

按用途分類3.按數據格式分類2023年11月16日DSP原理及應用24第1章DSP緒論1.2.3DSP芯片的分類1．按基礎特性分類

這種分類是依據DSP芯片的工作時鐘和指令類型進行的。

可分為靜態(tài)DSP芯片和一致性DSP芯片。

如果DSP芯片在某時鐘頻率范圍內的任何頻率上都能正常工作，除計算速度有變化外，沒有性能的下降，這類DSP芯片一般稱之為靜態(tài)DSP芯片。

例如，TI公司的TMS320系列芯片、日本OKI電氣公司的DSP芯片都屬于這一類芯片。

如果有兩種或兩種以上的DSP芯片，它們的指令集和相應的機器代碼及管腳結構相互兼容，則這類DSP芯片被稱之為一致性的DSP芯片。

例如，TI公司的TMS320C54x。2023年11月16日DSP原理及應用25第1章DSP緒論1.2.3DSP芯片的分類2.

按用途分類按照用途，可將DSP芯片分為通用型和專用型兩大類。

通用型DSP芯片：一般是指可以用指令編程的DSP芯片，適合于普通的DSP應用，具有可編程性和強大的處理能力，可完成復雜的數字信號處理的算法。

專用型DSP芯片：是為特定的DSP運算而設計，通常只針對某一種應用，相應的算法由內部硬件電路實現，適合于數字濾波、FFT、卷積和相關算法等特殊的運算。主要用于要求信號處理速度極快的特殊場合。2023年11月16日DSP原理及應用26第1章DSP緒論1.2.3DSP芯片的分類3．按數據格式分類

根據芯片工作的數據格式，按其精度或動態(tài)范圍，可將通用DSP劃分為定點DSP和浮點DSP兩類。若數據以定點格式工作的——定點DSP芯片。若數據以浮點格式工作的——浮點DSP芯片。

不同的浮點DSP芯片所采用的浮點格式有所不同，有的DSP芯片采用自定義的浮點格式，有的DSP芯片則采用IEEE的標準浮點格式。

2023年11月16日DSP原理及應用27第1章DSP緒論1.2.4DSP芯片的應用隨著DSP芯片價格的下降，性能價格比的提高，DSP芯片具有巨大的應用潛力。

主要應用：

1.信號處理

2.通信3.語音4.圖像處理5.軍事

6.儀器儀表7.自動控制8.醫(yī)療工程9.家用電器10.計算機如：數字濾波、自適應濾波、快速傅氏變換、Hilbert變換、相關運算、頻譜分析、卷積、模式匹配、窗函數、波形產生等；

如：調制解調器、自適應均衡、數據加密、數據壓縮、回波抵消、多路復用、傳真、擴頻通信、移動通信、糾錯編譯碼、可視電話、路由器等；如：語音編碼、語音合成、語音識別、語音增強、語音郵件、語音存儲、文本—語音轉換等；如：二維和三維圖形處理、圖像壓縮與傳輸、圖像鑒別、圖像增強、圖像轉換、模式識別、動畫、電子地圖、機器人視覺等；

如：保密通信雷達處理聲納處理導航導彈制導電子對抗全球定位GPS搜索與跟蹤情報收集與處理等如：頻譜分析、函數發(fā)生、數據采集、鎖相環(huán)、模態(tài)分析、暫態(tài)分析、石油/地質勘探、地震預測與處理等；

如：引擎控制聲控發(fā)動機控制自動駕駛機器人控制磁盤/光盤伺服控制神經網絡控制等如：助聽器X-射線掃描心電圖/腦電圖超聲設備核磁共振診斷工具病人監(jiān)護等如：高保真音響音樂合成音調控制玩具與游戲數字電話/電視高清晰度電視HDTV變頻空調機頂盒等如：震裂處理器圖形加速器工作站多媒體計算機等2023年11月16日DSP原理及應用28第1章DSP緒論1.2.5DSP芯片的發(fā)展現狀和趨勢1．DSP芯片的現狀（1）制造工藝

早期DSP采用4

m的NMOS工藝?，F在的DSP芯片普遍采用0.25

m或0.18

m亞微米的CMOS工藝。芯片引腳從原來的40個增加到200個以上，需要設計的外圍電路越來越少，成本、體積和功耗不斷下降。（2）存儲器容量

早期的DSP芯片，其片內程序存儲器和數據存儲器只有幾百個單元。目前，片內程序和數據存儲器可達到幾十K字，而片外程序存儲器和數據存儲器可達到16M

48位和4G

40位以上。

2023年11月16日DSP原理及應用29第1章DSP緒論1.2.5DSP芯片的發(fā)展現狀和趨勢1．DSP芯片的現狀（3）內部結構

目前，DSP內部均采用多總線、多處理單元和多級流水線結構，加上完善的接口功能，使DSP的系統(tǒng)功能、數據處理能力和與外部設備的通信功能都有了很大的提高。

（4）運算速度

近20年的發(fā)展，使DSP的指令周期從400ns縮短到10ns以下，其相應的速度從2.5MIPS提高到2000MIPS以上。如TMS320C6201執(zhí)行一次1024點復數FFT運算的時間只有66

S。

2023年11月16日DSP原理及應用30第1章DSP緒論1.2.5DSP芯片的發(fā)展現狀和趨勢1．DSP芯片的現狀（5）高度集成化

集濾波、A/D、D/A、ROM、RAM和DSP內核于一體的模擬混合式DSP芯片已有較大的發(fā)展和應用。

（6）運算精度和動態(tài)范圍

DSP的字長從8位已增加到32位，累加器的長度也增加到40位，從而提高了運算精度。同時，采用超長字指令字（VLIW）結構和高性能的浮點運算，擴大了數據處理的動態(tài)范圍。

2023年11月16日DSP原理及應用31第1章DSP緒論1.2.5DSP芯片的發(fā)展現狀和趨勢1．DSP芯片的現狀（7）開發(fā)工具

具有較完善的軟件和硬件開發(fā)工具，如：軟件仿真器Simulator、在線仿真器Emulator、C編譯器和集成開發(fā)環(huán)境CCS等，給開發(fā)應用帶來很大方便。

CCS是TI公司針對本公司的DSP產品開發(fā)的集成開發(fā)環(huán)境。它集成了代碼的編輯、編譯、鏈接和調試等諸多功能，而且支持C/C++和匯編的混合編程。開放式的結構允許外擴用戶自身的模塊。2023年11月16日DSP原理及應用32第1章DSP緒論1.2.5DSP芯片的發(fā)展現狀和趨勢2．國內DSP的發(fā)展現狀進入21世紀以后，中國新興的數字消費類電子產品進入增長期，市場呈現高增長態(tài)勢，普及率大幅度提高，從而帶動了DSP市場的高速發(fā)展。此外，計算機、通信和消費類電子產品的數字化融合也為DSP提供了進一步的發(fā)展機會。隨著中國數字消費類產品需求的大幅增長，以及DSP對數字信號高速運算與同步處理能力的提高，DSP的應用領域將逐漸從移動電話領域擴展到新型數字消費類領域。

應用：用于圖像壓縮與傳輸等圖像信號的處理，語音的編碼、合成、識別和高保真等語音信號的處理以及通信信號的調制解調、加密、多路復用、擴頻、糾錯編碼等處理。2023年11月16日DSP原理及應用33第1章DSP緒論1.2.5DSP芯片的發(fā)展現狀和趨勢3．DSP技術的發(fā)展趨勢未來的10年，全球DSP產品將向著高性能、低功耗、加強融合和拓展多種應用的趨勢發(fā)展，DSP芯片將越來越多地滲透到各種電子產品當中，成為各種電子產品尤其是通信類電子產品的技術核心。DSP技術將會有以下一些發(fā)展趨勢：（1）DSP的內核結構將進一步改善

多通道結構和單指令多重數據（SIMD）、特大指令字組（VLIM）將在新的高性能處理器中占主導地位，如AD公司的ADSP-2116x。

2023年11月16日DSP原理及應用34第1章DSP緒論1.2.5DSP芯片的發(fā)展現狀和趨勢3．DSP技術的發(fā)展趨勢（2）DSP和微處理器的融合

微處理器MPU：是一種執(zhí)行智能定向控制任務的通用處理器，它能很好地執(zhí)行智能控制任務，但是對數字信號的處理功能很差。

DSP處理器：具有高速的數字信號處理能力。

在許多應用中均需要同時具有智能控制和數字信號處理兩種功能。

將DSP和微處理器結合起來，可簡化設計，加速產品的開發(fā)，減小PCB體積，降低功耗和整個系統(tǒng)的成本。

2023年11月16日DSP原理及應用35第1章DSP緒論1.2.5DSP芯片的發(fā)展現狀和趨勢3．DSP技術的發(fā)展趨勢（3）DSP和高檔CPU的融合大多數高檔MCU，如Pentium和PowerPC都是SIMD指令組的超標量結構，速度很快。

在DSP中融入高檔CPU的分支預示和動態(tài)緩沖技術，具有結構規(guī)范，利于編程，不用進行指令排隊，使DSP性能大幅度提高。

（4）DSP和SOC的融合

SOC是指把一個系統(tǒng)集成在一塊芯片上。這個系統(tǒng)包括DSP和系統(tǒng)接口軟件等。

2023年11月16日DSP原理及應用36第1章DSP緒論1.2.5DSP芯片的發(fā)展現狀和趨勢3．DSP技術的發(fā)展趨勢（5）DSP和FPGA的融合

FPGA是現場可編程門陣列器件。它和DSP集成在一塊芯片上，可實現寬帶信號處理，大大提高信號處理速度。

（6）實時操作系統(tǒng)RTOS與DSP的結合

隨著DSP處理能力的增強，DSP系統(tǒng)越來越復雜，使得軟件的規(guī)模越來越大，往往需要運行多個任務，各任務間的通信、同步等問題就變得非常突出。

隨著DSP性能和功能的日益增強，對DSP應用提供RTOS的支持已成為必然的結果。

2023年11月16日DSP原理及應用37第1章DSP緒論1.2.5DSP芯片的發(fā)展現狀和趨勢3．DSP技術的發(fā)展趨勢（7）DSP的并行處理結構為了提高DSP芯片的運算速度，各DSP廠商紛紛在DSP芯片中引入并行處理機制。這樣，可以在同一時刻將不同的DSP與不同的任一存儲器連通，大大提高數據傳輸的速率。（8）功耗越來越低

隨著超大規(guī)模集成電路技術和先進的電源管理設計技術的發(fā)展，DSP芯片內核的電源電壓將會越來越低。

2023年11月16日DSP原理及應用38第1章DSP緒論1.3DSP系統(tǒng)1.3.1DSP系統(tǒng)的構成

一個典型的DSP系統(tǒng)應包括抗混疊濾波器、數據采集A/D轉換器、數字信號處理器DSP、D/A轉換器和低通濾波器等組成。

x(t)抗混疊濾波器A/D轉換器x(n)y(n)y(t)數字信號處理器D/A轉換器低通濾波器2023年11月16日DSP原理及應用39第1章DSP緒論

DSP系統(tǒng)的處理過程：

①將輸入信號x(t)進行抗混疊濾波，濾掉高于折疊頻率的分量，以防止信號頻譜的混疊；

②經采樣和A/D轉換器，將濾波后的信號轉換為數字信號x(n)；

③數字信號處理器對x(n)進行處理，得數字信號y(n)；

④經D/A轉換器，將y(n)轉換成模擬信號；

⑤經低通濾波器，濾除高頻分量，得到平滑的模擬信號y(t)。2023年11月16日DSP原理及應用40第1章DSP緒論1.3.2DSP系統(tǒng)的特點

（1）接口方便（2）編程方便（3）具有高速性（4）穩(wěn)定性好（5）精度高（6）可重復性好（7）集成方便2023年11月16日DSP原理及應用41第1章DSP緒論1.3.3DSP系統(tǒng)的設計過程

DSP應用系統(tǒng)的設計過程如圖所示。

根據需求寫出任務書確定設計目標算法研究和系統(tǒng)模擬實現定義系統(tǒng)性能指標選擇DSP芯片和外圍芯片硬件設計硬件調試軟件設計軟件調試系統(tǒng)集成和測試設計步驟分幾個階段：

（1）明確設計任務，確定設計目標（2）算法模擬，確定性能指標（3）選擇DSP芯片和外圍芯片（4）設計實時的DSP應用系統(tǒng)（5）硬件和軟件調試（6）系統(tǒng)集成和測試

2023年11月16日DSP原理及應用42第1章DSP緒論1.3.4DSP芯片的選擇

在進行DSP系統(tǒng)設計時，選擇合適的DSP芯片是非常重要的一個環(huán)節(jié)。通常依據系統(tǒng)的運算速度、運算精度和存儲器的需求等來選擇DSP芯片。

一般來說，選擇DSP芯片時應考慮如下一些因素。

1．DSP芯片的運算速度2．DSP芯片的價格

3．DSP芯片的運算精度

4．DSP芯片的硬件資源

5．DSP芯片的開發(fā)工具6．DSP芯片的功耗7．其它因素

2023年11月16日DSP原理及應用43第1章DSP緒論1.3.4DSP芯片的選擇

2．DSP芯片的價格

DSP芯片的價格也是選擇DSP芯片所需考慮的一個重要因素。

在系統(tǒng)的設計過程中，應根據實際系統(tǒng)的應用情況來選擇一個價格適中的DSP芯片。

3．DSP芯片的運算精度

運算精度取決于DSP芯片的字長。

定點DSP芯片的字長通常為16位和24位。

浮點DSP芯片的字長一般為32位。

2023年11月16日DSP原理及應用44第1章DSP緒論

4．DSP芯片的硬件資源

DSP芯片的硬件資源主要包括：片內RAM、ROM的數量，外部可擴展的程序和數據空間，總線接口，I/O接口等。

不同的DSP芯片所提供的硬件資源是不相同的，應根據系統(tǒng)的實際需要，考慮芯片的硬件資源。

5．DSP芯片的開發(fā)工具

快捷、方便的開發(fā)工具和完善的軟件支持是開發(fā)大型、復雜DSP應用系統(tǒng)的必備條件。

在選擇DSP芯片的同時必須注意開發(fā)工具對芯片的支持，包括軟件和硬件的開發(fā)工具等。2023年11月16日DSP原理及應用45第1章DSP緒論

6．DSP芯片的功耗

在某些DSP應用場合，功耗也是一個需要特別注意的問題。如便攜式的DSP設備、手持設備、野外應用的DSP設備等都對功耗有特殊的要求。

7．其它因素

選擇DSP芯片還應考慮封裝的形式、質量標準、供貨情況、生命周期等。

2023年11月16日DSP原理及應用46第1章DSP緒論1.4DSP產品簡介目前，在生產通用DSP的廠家中，最有影響的公司有：

AD公司AT&T公司（現在的Lucent公司）Motorola公司TI公司（美國德州儀器公司）NEC公司。2023年11月16日DSP原理及應用47第1章DSP緒論1．AD公司

定點DSP：ADSP21xx系列16bit40MIPS；浮點DSP：ADSP21020系列32bit25MIPS；并行浮點DSP：ADSP2106x系列32bit40MIPS；超高性能DSP：ADSP21160系列32bit100MIPS。2．AT&T公司定點DSP：DSP16系列16bit40MIPS；浮點DSP：DSP32系列32bit12.5MIPS。

2023年11月16日DSP原理及應用48第1章DSP緒論3．Motorola公司定點DSP：DSP56000系列24bit16MIPS；浮點DSP：DSP96000系列32bit27MIPS。

4．NEC公司定點DSP：

PD77Cxx系列16bit；

PD770xx系列16bit；

PD772xx系列24bit或32bit。

2023年11月16日DSP原理及應用49第1章DSP緒論5．TI公司該公司自1982年推出第一款定點DSP芯片以來，相繼推出定點、浮點和多處理器三類運算特性不同的DSP芯片，共計已發(fā)展了七代產品。其中，定點運算單處理器的DSP有七個系列，浮點運算單處理器的DSP有三個系列，多處理器的DSP有一個系列。主要按照DSP的處理速度、運算精度和并行處理能力分類，每一類產品的結構相同，只是片內存儲器和片內外設配置不同。

2023年11月16日DSP原理及應用50第1章DSP緒論5．TI公司定點DSP：①TMS320C1x系列16bit第一代1982年前后；②TMS320C2x系列16bit第二代1987年前后；③TMS320C5x系列16bit第五代1993年；④TMS320C54x系列16bit第七代1996年；⑤TMS320C24x系列16bit第七代1996年；⑥TMS320C6x系列32bit第七代1997年；⑦TMS320C55x系列16bit第七代2000年。浮點DSP：①TMS320C3x系列32bit第三代1990年；②

TMS320C4x系列32bit第四代1990年；③TMS320C67x系列64bit第七代1998年。

多處理器DSP：①TMS320C8x系列32bit第六代1994年。

C2x、C24x稱為C2000系列，主要用于數字控制系統(tǒng)；

C54x、C55x稱為C5000系列，主要用于功耗低、便于攜帶的通信終端；

C62x、C64x和C67x稱為C6000系列，主要用于高性能復雜的通信系統(tǒng)，如移動通信基站。

2023年11月16日DSP原理及應用51第2章TMS320C54x的硬件結構

內容提要

TMS320C54x芯片是一種特殊結構的微處理器，為了快速地實現數字信號處理運算，采用了流水線指令執(zhí)行結構和相應的并行處理結構，可在一個周期內對數據進行高速的算術運算和邏輯運算。

本章主要介紹TMS320C54x芯片的硬件結構，重點對芯片的引腳功能、CPU結構、內部存儲器、片內外設電路、系統(tǒng)控制以及內外部總線進行了討論。2023年11月16日DSP原理及應用52第2章TMS320C54x的硬件結構知識要點●引腳功能●內外部總線結構●

CPU結構●內部存儲器結構●片內外設電路●系統(tǒng)控制2023年11月16日DSP原理及應用53第2章TMS320C54x的硬件結構2.1’C54x的基本結構2.2’C54x的主要特性和外部引腳2.3’C54x的內部總線結構2.4’C54x的中央處理器

2.5’C54x的存儲空間結構2.6’C54x的片內外設電路2.7’C54x的系統(tǒng)控制2.8’C54x的外部總線2023年11月16日DSP原理及應用54第2章TMS320C54x的硬件結構2.1’C54x的基本結構

TMS320C54x（簡稱’C54x）是TI公司為實現低功耗、高速實時信號處理而專門設計的16位定點數字信號處理器，采用改進的哈佛結構，具有高度的操作靈活性和運行速度，適應于遠程通信等實時嵌入式應用的需要，現已廣泛地應用于無線電通信系統(tǒng)中。

2023年11月16日DSP原理及應用55第2章TMS320C54x的硬件結構2.1’C54x的基本結構

1.’C54x的主要優(yōu)點

①

圍繞1組程序總線、3組數據總線和4組地址總線而建立的改進哈佛結構，提高了系統(tǒng)的多功能性和操作的靈活性。

②具有高度并行性和專用硬件邏輯的CPU設計，提高了芯片的性能。

③

具有完善的尋址方式和高度專業(yè)化指令系統(tǒng),更適應于快速算法的實現和高級語言編程的優(yōu)化。

④

模塊化結構設計，使派生器件得到了更快的發(fā)展。

⑤

采用先進的IC制造工藝，降低了芯片的功耗,提高了芯片的性能。

⑥

采用先進的靜態(tài)設計技術，進一步降低了功耗，使芯片具有更強的應用能力。

2023年11月16日DSP原理及應用56第2章TMS320C54x的硬件結構2.’C54x的內部結構

TMS320C54x的組成

中央處理器CPU

I/O功能擴展接口

內部總線控制

特殊功能寄存器

數據存儲器RAM

程序存儲器ROM

串行口主機通信接口HPI

定時系統(tǒng)

中斷系統(tǒng)2023年11月16日DSP原理及應用57第2章TMS320C54x的硬件結構2.’C54x的內部結構

TMS320C54x的硬件結構圖

PAGENDAGEN

特殊功能寄存器系統(tǒng)控制程序地址生成器數據地址生成器

CPU乘法累加器算術/邏輯運算單元桶形移位器比較器外部存儲器接口外部設備接口程序存儲器數據存儲器串行口并行口定時器計數器中斷系統(tǒng)控制接口PABPBCABCBDABDBEABEB2023年11月16日DSP原理及應用58第2章TMS320C54x的硬件結構3.各部分的功能

①中央處理器CPU采用了流水線指令執(zhí)行結構和相應的并行處理結構，可在一個周期內對數據進行高速的算術運算和邏輯運算。

②內部總線結構

由一組程序總線、三組數據總線和四組地址總線組成，可在一個指令周期內產生兩個數據存儲地址，實現流水線并行數據處理。2023年11月16日DSP原理及應用59第2章TMS320C54x的硬件結構3.各部分的功能

③

特殊功能寄存器共有26個特殊功能寄存器，位于具有特殊功能的RAM區(qū)。主要用來對片內各功能模塊進行管理、控制、監(jiān)視。

④數據存儲器RAM片內數據存儲器雙尋址數據寄存器DARAM

單尋址數據寄存器SARAM

DARAM：在一個指令周期內，可對其進行兩次存取操作，即一次讀出和一次寫入；

SARAM：在一個指令周期內，只能進行一次存取操作。2023年11月16日DSP原理及應用60第2章TMS320C54x的硬件結構3.各部分的功能

⑤程序存儲器ROM

可由ROM和RAM配置而成，即程序空間可以定義在ROM上，也可以定義在RAM中。當需要高速運行的程序時，可將片外ROM中的程序調入到片內RAM中，以提高程序的運行速度，降低對外部ROM的速度要求，增強系統(tǒng)的整體抗干擾性能。2023年11月16日DSP原理及應用61第2章TMS320C54x的硬件結構3.各部分的功能

⑥I/O口

’C54x共有兩個通用I/O引腳（BIO和XF）。

BIO：主要用來監(jiān)測外部設備的工作狀態(tài)；

XF：用來給外部設備發(fā)送信號。

’C54x芯片還配有主機接口（HPI）、同步串行口和64K字I/O空間。

HPI和串行口可以通過設置，用作通用I/O。

64K字的I/O空間可通過外加緩沖器或鎖存電路，配合外部I/O讀寫控制時序構成片外外設的控制電路。

2023年11月16日DSP原理及應用62第2章TMS320C54x的硬件結構3.各部分的功能

⑦

串行口

不同型號的’C54x芯片，所配置的串行口功能不同?？煞譃?種：

單通道同步串行口SP

帶緩沖器單通道同步串行口BSP

并行帶緩沖器多通道同步串行口McBSP

時分多通道帶緩沖器串行口TMD2023年11月16日DSP原理及應用63第2章TMS320C54x的硬件結構3.各部分的功能

⑧主機接口HPI

HPI是一個與主機通信的并行接口，主要用于DSP與其它總線或CPU進行通信。信息可通過’C54x的片內存儲器與主機進行數據交換。

不同型號的器件配置不同HPI口，可分為：8位標準HPI接口8位增強型HPI接口16位增強型HPI接口2023年11月16日DSP原理及應用64第2章TMS320C54x的硬件結構3.各部分的功能

⑨定時器定時器是一個軟件可編程的計數器，用來產生定時中斷。

可通過設置特定的狀態(tài)來控制定時器的停止、恢復、復位和禁止。

2023年11月16日DSP原理及應用65第2章TMS320C54x的硬件結構

⑩中斷系統(tǒng)

’C54x的中斷系統(tǒng)具有硬件中斷和軟件中斷。

硬件中斷：

軟件中斷：

由外圍設備信號引起的中斷。

分為：片外外設引起的硬件中斷；

片內外設引起的硬件中斷。

由程序指令所引起的中斷。

可屏蔽中斷：

非屏蔽中斷：

SINT15~SINT0。

包括所有的軟件中斷和兩個外部

中斷管理優(yōu)先級：

11~16個固定級。硬件中斷RS、NMI。2023年11月16日DSP原理及應用66第2章TMS320C54x的硬件結構2.2

’C54x的主要特性和外部引腳

●采用先進的多總線結構，通過1組程序總線、3組數據總線和4組地址總線來實現。

2.2.1’C54x的主要特性

1．CPU

●40位算術邏輯運算單元ALU，包括1個40位桶形移位寄存器和2個獨立的40位累加器。

●17×17位并行乘法器，與40位專用加法器相連,可用于進行非流水線的單周期乘法-累加運算。

2023年11月16日DSP原理及應用67第2章TMS320C54x的硬件結構

2.2.1’C54x的主要特性

1．CPU

●比較、選擇、存儲單元（CSSU），可用于Viterbi譯碼器的加法-比較-選擇運算。

●指數編碼器，是一個支持單周期指令EXP的專用硬件?？梢栽谝粋€周期內計算40位累加器數值的指數。

●配有兩個地址生成器，包括8個輔助寄存器和2個輔助寄存器算術運算單元（ARAU）。

2023年11月16日DSP原理及應用68第2章TMS320C54x的硬件結構

2.2.1’C54x的主要特性

2．存儲器

●

可訪問的最大存儲空間為192K×16位，即64K字的程序存儲器、64K字的數據存儲器以及64K字的I/O空間。

●

片內ROM，可配置為程序存儲器和數據存儲器。

●

片內RAM有兩種類型，即雙尋址RAM（DARAM）和單尋址RAM（SARAM）。

2023年11月16日DSP原理及應用69第2章TMS320C54x的硬件結構

2.2.1’C54x的主要特性

3．指令系統(tǒng)

●

支持單指令重復和塊指令重復操作●支持存儲器塊傳送指令

●支持32位長操作數指令

●具有支持2操作數或3個操作數的讀指令

●具有能并行存儲和并行加載的算術指令

●支持條件存儲指令及中斷快速返回指令

2023年11月16日DSP原理及應用70第2章TMS320C54x的硬件結構

2.2.1’C54x的主要特性

4．在片外圍電路

●具有軟件可編程等待狀態(tài)發(fā)生器

●設有可編程分區(qū)轉換邏輯電路

●帶有內部振蕩器或外部時鐘源的片內鎖相環(huán)（PLL）發(fā)生器

●支持全雙工操作的串行口，可進行8位或16位串行通信2023年11月16日DSP原理及應用71第2章TMS320C54x的硬件結構

2.2.1’C54x的主要特性

4．在片外圍電路

●帶4位預定標器的16位可編程定時器

●設有與主機通信的并行接口（HPI）

●具有外部總線判斷控制，以斷開外部的數據總線、地址總線和控制信號

●

數據總線具有總線保持器特性

2023年11月16日DSP原理及應用72第2章TMS320C54x的硬件結構

2.2.1’C54x的主要特性

5．電源

●具有多種節(jié)電模式。

可用IDLE1、IDLE2和IDLE3指令來控制芯片功耗，使CPU工作在省電方式。

●

可在軟件控制下，禁止CLKOUT輸出信號。

6．片內仿真接口

●

具有符合IEEE1149.1標準的片內仿真接口。

2023年11月16日DSP原理及應用73第2章TMS320C54x的硬件結構

2.2.1’C54x的主要特性

7．速度

●

5.0V電壓的器件，其速度可達到40MIPS，指令周期時間為25ns。

●

3.3V電壓的器件，其速度可達到80MIPS，指令周期時間為12.5ns?！?.5V電壓的器件，其速度可達到100MIPS，指令周期時間為10ns。●1.8V電壓的器件，其速度可達到200MIPS，每個核的指令周期時間為10ns。2023年11月16日DSP原理及應用74第2章TMS320C54x的硬件結構

2.2.2’C54x的引腳功能

TMS320C54x芯片采用CMOS制造工藝，整個系列的型號基本上都采用塑料或陶瓷四方扁平封裝形式（TQFP）。

不同的器件型號其引腳的個數有所不同。下面以TMS320VC5402芯片為例,介紹’C54x引腳的名稱及功能。

2023年11月16日DSP原理及應用75第2章TMS320C54x的硬件結構

2.2.2’C54x的引腳功能

’C5402共有144個引腳，引腳分布如圖。144143142141140139138137136135134133132131130129128127126125124123122121120119118117116115114113112111110109123456789101112131415161718192021222324252627282930313233343536108107106105104103102101100999897969594939291908988878685848382818079787776757473TMS320VC54023738394041424344454647484950515253545556575859606162636465666768697071722023年11月16日DSP原理及應用76第2章TMS320C54x的硬件結構

2.2.2’C54x的引腳功能

TMS320C5402引腳：電源引腳時鐘引腳

控制引腳地址和數據引腳串行口引腳主機接口引腳通用I/O引腳測試引腳2023年11月16日DSP原理及應用77第2章TMS320C54x的硬件結構

2.2.2’C54x的引腳功能1.電源引腳

’C5402采用雙電源供電，其引腳有：

●CVDD（16、52、68、91、125、142），

電壓為+1.8V，為CPU內核提供的專用電源；●DVDD（4、33、56、75、112、130），電壓為+3.3V，為各I/O引腳提供的電源；

●VSS（3、14、34、40、50、57、70、76、93、106、111、128），接地。

2023年11月16日DSP原理及應用78第2章TMS320C54x的硬件結構2．時鐘引腳

’C5402的時鐘發(fā)生器由內部振蕩器和鎖相環(huán)PLL構成，其引腳功能如表2.2.1所示。

CLKOUT：主時鐘輸出引腳,周期為CPU的機器周期。

CLKMD1、CLKMD2和CLKMD3：設定時鐘工作模式引腳，用來硬件配置時鐘模式。

X2/CLKIN：時鐘振蕩器引腳。若使用內部時鐘，用來外接晶體電路；

若使用外部時鐘，該引腳接外部時鐘輸入。

X1：時鐘振蕩器引腳。若使用內部時鐘，用來外接晶體電路；

若使用外部時鐘，該引腳懸空。

TOUT：定時器輸出引腳。2023年11月16日DSP原理及應用79第2章TMS320C54x的硬件結構3．控制引腳控制引腳用來產生和接收外部器件的各種控制信號，引腳功能見表2.2.2。

RS

：復位信號；

MSTRB

：外部存儲器選通信號；

PS

：外部程序存儲器片選信號；

DS：外部數據存儲器片選信號；

IS：I/O設備選擇信號；

IOSTRB：I/O設備選通信號；

R/W：讀/寫信號；READY：數據準備好信號。HOLD：請求控制存儲器接口信號；2023年11月16日DSP原理及應用80第2章TMS320C54x的硬件結構3．控制引腳

HOLDA：響應控制存儲器請求信號；

MSC：微狀態(tài)完成信號；

IAQ：中斷請求信號；

IACK：中斷響應信號；

MP/MC：DSP工作方式選擇信號；

INT0、INT1、INT2、INT3：外部中斷請求信號。

NMI：非屏蔽中斷。2023年11月16日DSP原理及應用81第2章TMS320C54x的硬件結構4．地址和數據引腳

’C5402芯片共有20個地址引腳和16條數據引腳。

地址引腳用來尋址外部程序空間、外部數據空間和片外I/O空間。A19~A0：可尋址1M的外部程序空間

64K外部數據空間

64K片外I/O空間2023年11月16日DSP原理及應用82第2章TMS320C54x的硬件結構4．地址和數據引腳數據引腳：用于在處理器、外部數據存儲器、程序存儲器和I/O器件之間進行16位數據并行傳輸。D15~D0：組成16位外部數據總線。

在下列情況下，D15~D0將呈現高阻狀態(tài)。

●當沒有輸出時

●當RS有效時

●當HOLD有效時

●當EMU1/OFF為低電平時2023年11月16日DSP原理及應用83第2章TMS320C54x的硬件結構5.串行口引腳’C5402器件有兩個McBSP串行口，共有12個外部引腳。

BCLKR0：緩沖串行口0同步接收時鐘信號；

BCLKR1：緩沖串行口1同步接收時鐘信號；BCLKX0：緩沖串行口0同步發(fā)送時鐘信號；

BCLKX1：緩沖串行口1同步發(fā)送時鐘信號；BDR0：緩沖串行口0的串行數據接收輸入；

BDR1：緩沖串行口1的串行數據接收輸入；

2023年11月16日DSP原理及應用84第2章TMS320C54x的硬件結構5.串行口引腳

BDX0：緩沖串行口0的串行數據發(fā)送輸出；

BDX1：緩沖串行口1的串行數據發(fā)送輸出；

BFSR0：緩沖串行口0同步接收信號；

BFSR1：緩沖串行口1同步接收信號；

BFSX0：緩沖串行口0同步發(fā)送信號；

BFSX1：緩沖串行口1同步發(fā)送信號。2023年11月16日DSP原理及應用85第2章TMS320C54x的硬件結構6.主機接口HPI引腳

’C5402的HPI接口是一個8位并行口，用來與主設備或主處理器接口，實現DSP與主設備或主處理器間的通信。

HDS1：

HDS2：

HD7~HD0：8位雙向并行數據線；

HCS：片選信號，作為HPI的使能端；

HAS：地址選通信號；數據選通信號，由主機控制HPI數據傳輸；2023年11月16日DSP原理及應用86第2章TMS320C54x的硬件結構6.主機接口HPI引腳

HBIL：字節(jié)識別信號，用來判斷主機送來的數據是

第1字節(jié)還是第2字節(jié)。

HCNTL0：

HCNTL1：

主機控制信號。

HR/W：主機對HPI口的讀/寫信號；

HRDY：HPI數據準備好信號；

HINT/TOUT1：HPI向主機請求的中斷信號；

HPIENA：HPI模塊選擇信號。

用于主機選擇所要尋址的寄存器；2023年11月16日DSP原理及應用87第2章TMS320C54x的硬件結構7.通用I/O引腳

’C5402芯片都有2個通用的I/O引腳，分別為：

XF：外部標志輸出信號，用來給外部設備發(fā)送信號。通過編程設置，控制外設工作。

BIO：控制分支轉移輸入信號，用來監(jiān)測外設的工作狀態(tài)。

2023年11月16日DSP原理及應用88第2章TMS320C54x的硬件結構8.測試引腳

’C5402芯片具有符合IEEE1149.1標準的在片仿真接口。

TCK：測試時鐘輸入引腳；

TDI：測試數據輸入引腳；

TDO：測試數據輸出引腳；

TMS：測試方式選擇引腳；

TRST：測試復位引腳；

EMU0：仿真器中斷0引腳；

EMU1/OFF：仿真器中斷1引腳/關斷所有輸出引腳。2023年11月16日DSP原理及應用89第2章TMS320C54x的硬件結構2.3’C54x的內部總線結構

TMS320C54x的結構是以8組16位總線為核心，形成了支持高速指令執(zhí)行的硬件基礎。

總線結構

1組程序總線PB3組數據總線CB、DB、EB4組地址總線PAB、CAB、DAB、EAB

2023年11月16日DSP原理及應用90第2章TMS320C54x的硬件結構1