嵌入式硬件及接口開(kāi)發(fā)第4章本章目標(biāo)了解開(kāi)發(fā)板的硬件電路設(shè)計(jì)了解ARM接口原理掌握通用IO口，串口，實(shí)時(shí)時(shí)鐘的工作原理掌握中斷處理的流程掌握Flash存儲(chǔ)器、SDRAM的特點(diǎn)掌握I2C工作原理，A/D工作原理。嵌入式硬件及接口開(kāi)發(fā)1.應(yīng)用系統(tǒng)設(shè)計(jì)概述2.S3C2440A概述3.存儲(chǔ)器尋址4.系統(tǒng)控制模塊5.存儲(chǔ)器加速模塊6.外部存儲(chǔ)器控制器7.引腳連接模塊8.GPIO9.向量中斷控制器10.外部中斷輸入11.定時(shí)器12.SPI接口13.I2C接口14.UART15.A/D轉(zhuǎn)換器16.看門狗17.脈寬調(diào)制器18.實(shí)時(shí)時(shí)鐘19.Flash4.1ARM應(yīng)用系統(tǒng)設(shè)計(jì)概述嵌入式應(yīng)用系統(tǒng)的設(shè)計(jì)包含硬件系統(tǒng)的設(shè)計(jì)和軟件系統(tǒng)設(shè)計(jì)兩個(gè)部分兩部分的設(shè)計(jì)是互相關(guān)聯(lián)、密不可分的嵌入式應(yīng)用系統(tǒng)的設(shè)計(jì)需要在硬件和軟件的設(shè)計(jì)之間進(jìn)行權(quán)衡與折中。4.1ARM應(yīng)用系統(tǒng)設(shè)計(jì)概述以ARM開(kāi)發(fā)板為原型，詳細(xì)分析系統(tǒng)的軟、硬件設(shè)計(jì)步驟、實(shí)現(xiàn)細(xì)節(jié)以及調(diào)試技巧2440核心資源總線隔離驅(qū)動(dòng)168Pin擴(kuò)展槽網(wǎng)卡設(shè)備LCD驅(qū)動(dòng)音頻電路串口設(shè)備USB設(shè)備PCMCIAIDE/CF卡SD卡接口IO擴(kuò)展電機(jī)等其他資源局部總線擴(kuò)展總線嵌入式硬件及接口開(kāi)發(fā)1.應(yīng)用系統(tǒng)設(shè)計(jì)概述2.S3C2440A概述3.存儲(chǔ)器尋址4.系統(tǒng)控制模塊5.存儲(chǔ)器加速模塊6.外部存儲(chǔ)器控制器7.引腳連接模塊8.GPIO9.向量中斷控制器10.外部中斷輸入11.定時(shí)器12.SPI接口13.I2C接口14.UART15.A/D轉(zhuǎn)換器16.看門狗17.脈寬調(diào)制器18.實(shí)時(shí)時(shí)鐘19.Flash4.2S3C2440A概述S3C2440A是Samsung公司的一款高性能16/32位RISC微控制器內(nèi)含一個(gè)16/32位ARM920TRISC處理器核該芯片功耗低，性能高，周邊接口豐富。4.2S3C2440A概述S3C2440A比較重要的片內(nèi)外圍功能模塊包括：外部?jī)?nèi)存控制器LCD接口3個(gè)UART通道/2個(gè)SPI通道4個(gè)DMA通道1個(gè)I2C通道/1個(gè)I2S通道1個(gè)SD卡/MMC卡接口2個(gè)USB主機(jī)接口/1個(gè)USB設(shè)備接口4個(gè)PWM定時(shí)器和1個(gè)內(nèi)部定時(shí)器1個(gè)看門狗定時(shí)器117個(gè)可編程的I/O口/24個(gè)外部中斷源電源控制器，支持Normal、Slow、Idle及Power-off等4種模式。8通道10bitADC和觸摸屏接口帶日歷功能的實(shí)時(shí)時(shí)鐘帶PLL的片上時(shí)鐘發(fā)生器。系統(tǒng)總線仲裁器

4.2S3C2440A概述體系結(jié)構(gòu)用于手持設(shè)備或通用嵌入式應(yīng)用的集成系統(tǒng)全16/32的RISC架構(gòu)，內(nèi)含效率高、功能強(qiáng)的ARM920T處理器核增強(qiáng)的ARM架構(gòu)的MMU指令cache、數(shù)據(jù)cache、writebuffer高性價(jià)比、基于JTAG接口的調(diào)試方案4.2S3C2440A概述系統(tǒng)管理器地址空間：每個(gè)bank128Mbytes，總共支持1Gbytes。支持ROM/SRAM、FLASH、DRAM和外部I/O以8/16/32位的方式操作。共有8個(gè)內(nèi)存bank，其中6個(gè)可以用于ROM、SRAM和SDRAM外的其他器件，2個(gè)可以用于ROM、SRAM和SDRAM。從bank0到bank6的起始地址是固定的，bank7的起始地址和大小是可編程的。所有內(nèi)存bank的訪問(wèn)周期都是可編程的。支持外部等待信號(hào)。支持powerdown模式的SDRAM自刷新功能。支持各種類型的bootrom器件：NAND/NORFLASH、EEPROM等4.2S3C2440A概述CPU內(nèi)核支持ARM和Thumb兩種處理器狀態(tài)。支持大、小兩種字節(jié)序。具有7種操作模式：用戶模式、FIQ快速中斷模式、IRQ外部中斷模式、超級(jí)管理員模式、異常中止模式、系統(tǒng)模式、未定義模式。具有37個(gè)寄存器，其中31個(gè)是通用寄存器，6個(gè)是狀態(tài)寄存器。具有通用的指令構(gòu)造方式。此外，ARM9TDMI還具有5級(jí)整數(shù)流水線，指令執(zhí)行效率更高。

4.2S3C2440A概述CPU內(nèi)核ARM920T在ARM9TDMI的基礎(chǔ)上增加了全性能的MMU、16K的數(shù)據(jù)Cache和16K的指令Cache、寫緩沖區(qū)（writebuffer）、WriteBackPATagRAM、32位的高速AMBA總線等構(gòu)件。這些構(gòu)件大大提高了處理器的性能。

ARMCPUAHBToVPB橋EMCVICI2C串行接口SPI串行接口UART0&1看門狗定時(shí)器系統(tǒng)控制外部中斷TIMER0/1ADC通用I/OPWM0實(shí)時(shí)時(shí)鐘SRAMFlashAHB總線ARM局部總線系統(tǒng)功能VPB總線芯片內(nèi)部結(jié)構(gòu)微控制器包含4大部分：

支持仿真的ARMCPU1

與片內(nèi)存儲(chǔ)器控制器接口的ARM局部總線2

與中斷控制器接口的AMBA高性能總線(AHB)3

連接片內(nèi)外設(shè)功能的VLSI外設(shè)總線(VPB)44.2S3C2440A概述S3C2440A存儲(chǔ)系統(tǒng)可通過(guò)軟件選擇大小端地址空間:每個(gè)Bank128Mbytes(總共1GB)除bank0(16/32-bit)外，所有的Bank都可以通過(guò)編程選擇總線寬度=(8/16/32-bit)共8個(gè)banks6個(gè)Bank用于控制ROM,SRAM,etc.剩余的兩個(gè)Bank用于控制ROM,SRAM,SDRAM,etc.7個(gè)Bank固定起始地址；最后一個(gè)Bank可調(diào)整起始地址；最后兩個(gè)Bank大小可編程所有Bank存儲(chǔ)周期可編程控制；4.2S3C2440A概述S3C2440A存儲(chǔ)器配置嵌入式硬件及接口開(kāi)發(fā)1.應(yīng)用系統(tǒng)設(shè)計(jì)概述2.S3C2440A概述3.存儲(chǔ)器尋址4.系統(tǒng)控制模塊5.存儲(chǔ)器加速模塊6.外部存儲(chǔ)器控制器7.引腳連接模塊8.GPIO9.向量中斷控制器10.外部中斷輸入11.定時(shí)器12.SPI接口13.I2C接口14.UART15.A/D轉(zhuǎn)換器16.看門狗17.脈寬調(diào)制器18.實(shí)時(shí)時(shí)鐘19.Flash4.3存儲(chǔ)器尋址1.片內(nèi)存儲(chǔ)器2.片外存儲(chǔ)器3.存儲(chǔ)器映射4.預(yù)取指中止和數(shù)據(jù)中止異常5.存儲(chǔ)器重映射及引導(dǎo)塊6.啟動(dòng)代碼相關(guān)部分4.3.1片內(nèi)存儲(chǔ)器大部分ARM微處理器內(nèi)部都帶有容量不等的Flash，這為ARM芯片的單片應(yīng)用帶來(lái)可能。片內(nèi)Flash通過(guò)128位寬度的總線與ARM內(nèi)核相連，具有很高的速度，加上特有的存儲(chǔ)器加速功能，因此可以將程序直接放在Flash上運(yùn)行。片內(nèi)FLASH程序存儲(chǔ)器4.3.1片內(nèi)存儲(chǔ)器片內(nèi)Flash編程方法1.使用JTAG仿真/調(diào)試器，通過(guò)芯片的JTAG接口下載程序；2.使用在系統(tǒng)編程技術(shù)（即ISP），通過(guò)UART0接口下載程序；3.使用在應(yīng)用編程技術(shù)（即IAP），在用戶程序運(yùn)行時(shí)對(duì)Flash進(jìn)行擦除和/或編程操作，實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)和固件的現(xiàn)場(chǎng)升級(jí)。ARM處理器核外設(shè)控制器RAMBootBlockFLASHJTAGUART0串口并口JTAGJTAGUART04.3.1片內(nèi)存儲(chǔ)器微控制器的片內(nèi)RAM為靜態(tài)RAM(SRAM)，它們可用作代碼和/或數(shù)據(jù)的存儲(chǔ)。

SRAM支持8位、16位和32位的讀寫訪問(wèn)。片內(nèi)靜態(tài)RAM4.3.2片外存儲(chǔ)器概述

在CPU外部擴(kuò)展連接的存儲(chǔ)器芯片稱為片外存儲(chǔ)器，這些器件通常都具有數(shù)據(jù)線、地址線和控制線等。主要器件有ROM、FLASH、SRAM等。Bank0Bank1Bank2Bank3MCU每個(gè)Bank尋址空間：16M字節(jié);數(shù)據(jù)寬度：8/16/32位。4.3.2片外存儲(chǔ)器片外Flash編程方法Flash的擦寫操作需要配合一段符合Flash編程時(shí)序的代碼，這段代碼稱為裝載程序，一般由用戶編寫。程序代碼（源）程序代碼（目標(biāo)）Loader目標(biāo)板CPUBUSFlash串口

下載用戶代碼時(shí)，首先得在CPU內(nèi)運(yùn)行裝載程序，通過(guò)它把從串口（或其它接口）接收的代碼寫到片外Flash中。4.3.3存儲(chǔ)器映射概述ARM芯片可以具有片內(nèi)和片外存儲(chǔ)器，這些存儲(chǔ)器本身不具有地址信息，它們?cè)谛酒械牡刂肥怯尚酒瑥S家或用戶分配的，那么給物理存儲(chǔ)器分配邏輯地址的過(guò)程稱為存儲(chǔ)器映射。通過(guò)這些邏輯地址就可以訪問(wèn)到相應(yīng)存儲(chǔ)器的物理存儲(chǔ)單元。0x000000002.0GB1.0GB0.0GB3.0GB3.5GB4.0GB3.75GB0x000200000x000400000x400000000x400040000x7FFFE0000x800000000x810000000x820000000x830000000x840000000xC00000000xE00000000xF00000000xFFFFFFFF4.3.3存儲(chǔ)器映射系統(tǒng)存儲(chǔ)器映射256KB片內(nèi)非失憶性存儲(chǔ)器2MBAHB外設(shè)128KB片內(nèi)非失憶性存儲(chǔ)器16KB片內(nèi)靜態(tài)RAM8KBBootBlock（片內(nèi)ROM存儲(chǔ)器重映射）2MBVPB外設(shè)16MBBank0保留保留給片內(nèi)RAM存儲(chǔ)器保留給片內(nèi)FLASH存儲(chǔ)器16MBBank116MBBank216MBBank3目標(biāo)板BUSFLASHAHB外設(shè)FLASHRAMBootBlockVPB外設(shè)ARM處理器核AHBToVPB橋保留給片外存儲(chǔ)器用戶所見(jiàn)存儲(chǔ)器的分布4.3.3存儲(chǔ)器映射AHB和VPBAHB（先進(jìn)的高性能總線）和VPB（VLSI外設(shè)總線）外設(shè)區(qū)域都為2M字節(jié)，可各分配128個(gè)外設(shè)。每個(gè)外設(shè)空間的規(guī)格都為16K字節(jié)，這樣就簡(jiǎn)化了每個(gè)外設(shè)的地址譯碼。FlashSRAMBootBlockVPBAHBEX-Memory部分器件沒(méi)有0xFFFFFFFF0x000000000x400000000x800000000xE00000004.3.4預(yù)取指中止和數(shù)據(jù)中止異常概述

如果試圖訪問(wèn)一個(gè)保留區(qū)域地址或未分配區(qū)域地址，ARM處理器將產(chǎn)生預(yù)取指中止或數(shù)據(jù)中止異常。未定義區(qū)域2保留區(qū)域1abcd4.3.4預(yù)取指中止和數(shù)據(jù)中止異常保留地址區(qū)域FlashSRAMBootBlockVPBAHBEX-Memoryabcd

片內(nèi)非易失性存儲(chǔ)器與片內(nèi)SRAM之間保留給片內(nèi)存儲(chǔ)器的地址空間。a

片內(nèi)靜態(tài)RAM與外部存儲(chǔ)器之間保留給片內(nèi)存儲(chǔ)器的地址空間。b

外部存儲(chǔ)器區(qū)域中無(wú)法通過(guò)外部存儲(chǔ)器控制器（EMC）來(lái)訪問(wèn)的地址空間。cAHB和VPB空間的保留區(qū)域。d4.3.4預(yù)取指中止和數(shù)據(jù)中止異常未分配地址區(qū)域向量中斷控制器(AHB外設(shè)#1-AHB外設(shè)#125)未使用(AHB外設(shè)#0)未使用(AHB外設(shè)#126)未使用外部總線控制器……(VPB外設(shè)#14-VPB外設(shè)#126#23,#26除外)未使用系統(tǒng)控制模塊(VPB外設(shè)#127)10位A/D(VPB外設(shè)#13)看門狗定時(shí)器(VPB外設(shè)#0)TIMER0(VPB外設(shè)#1)AHB外設(shè)空間中未分配區(qū)域VPB外設(shè)空間中未分配區(qū)域4.3.5存儲(chǔ)器重映射及引導(dǎo)塊存儲(chǔ)器重映射

將已經(jīng)過(guò)映射的存儲(chǔ)器再次映射的過(guò)程稱為存儲(chǔ)器重映射，它使同一物理存儲(chǔ)單元出現(xiàn)多個(gè)不同的邏輯地址。這些存儲(chǔ)單元主要包括引導(dǎo)塊“BootBlock”和用于保存異常向量表的少量存儲(chǔ)單元。Addr1程序所見(jiàn)存儲(chǔ)器...Addr2Addr1存儲(chǔ)器管理部件0x12340x1234實(shí)際物理存儲(chǔ)器0x1234

注意：存儲(chǔ)器重映射并不是對(duì)映射單元的內(nèi)容進(jìn)行了復(fù)制，而只是將多個(gè)地址指向了同一個(gè)存儲(chǔ)單元，這種效果是通過(guò)芯片內(nèi)部的“存儲(chǔ)器管理部件”實(shí)現(xiàn)的。

實(shí)際物理存儲(chǔ)單元通過(guò)存儲(chǔ)器管理部件進(jìn)行存儲(chǔ)器映射，獲得邏輯地址Addr1。1

實(shí)際物理存儲(chǔ)單元通過(guò)存儲(chǔ)器管理部件進(jìn)行存儲(chǔ)器重映射，獲得邏輯地址Addr2。此時(shí)，邏輯地址Addr1和Addr2可以訪問(wèn)同一實(shí)際物理存儲(chǔ)單元。24.3.5存儲(chǔ)器重映射及引導(dǎo)塊引導(dǎo)塊及其重映射

引導(dǎo)塊（BootBlock）是芯片設(shè)計(jì)廠家在ARM內(nèi)部固化的一段代碼，用戶無(wú)法修改或刪除。這段代碼在芯片復(fù)位后被首先運(yùn)行，其功能主要是：

判斷運(yùn)行哪個(gè)存儲(chǔ)器上的程序；檢查用戶代碼是否有效；判斷芯片是否被加密；芯片的在應(yīng)用編程(IAP)以及在系統(tǒng)編程功能(ISP)。4.3.6系統(tǒng)啟動(dòng)代碼介紹概述ARM微處理器在上電或復(fù)位后首先運(yùn)行BootBlock中的一段代碼，這段代碼稱為“引導(dǎo)代碼”，由芯片廠商固化在芯片中。此后，在正式運(yùn)行用戶main函數(shù)之前，還需要運(yùn)行一段“啟動(dòng)代碼”，由用戶添加。引導(dǎo)代碼（BootBlock）用戶main函數(shù)啟動(dòng)代碼

向量表定義；堆棧初始化；系統(tǒng)變量初始化；中斷系統(tǒng)初始化；

I/O初始化；外圍初始化；地址重映射等操作。上電/復(fù)位嵌入式硬件及接口開(kāi)發(fā)1.應(yīng)用系統(tǒng)設(shè)計(jì)概述2.S3C2440A概述3.存儲(chǔ)器尋址4.系統(tǒng)控制模塊5.存儲(chǔ)器加速模塊6.外部存儲(chǔ)器控制器7.引腳連接模塊8.GPIO9.向量中斷控制器10.外部中斷輸入11.定時(shí)器12.SPI接口13.I2C接口14.UART15.A/D轉(zhuǎn)換器16.看門狗17.脈寬調(diào)制器18.實(shí)時(shí)時(shí)鐘19.Flash4.4系統(tǒng)控制模塊部件名稱功能簡(jiǎn)介晶體振蕩器通過(guò)外接晶振或時(shí)鐘源為系統(tǒng)提供時(shí)鐘信號(hào)復(fù)位復(fù)位使ARM內(nèi)核與外設(shè)部件進(jìn)入一個(gè)確定的初始狀態(tài)存儲(chǔ)器映射控制控制異常向量表的重新設(shè)方式鎖相環(huán)（PLL）將晶體振蕩器輸入的時(shí)鐘倍頻到一個(gè)合適的時(shí)鐘頻率VPB分頻器將內(nèi)核時(shí)鐘與外設(shè)時(shí)鐘分開(kāi)的部件功率控制使處理器空閑或者掉電，還能關(guān)閉指定的功能部件，以降低芯片功耗喚醒定時(shí)器系統(tǒng)上電或掉電喚醒后，保證晶體振蕩器能輸出穩(wěn)定的時(shí)鐘信號(hào)概述

一個(gè)ARM芯片中通常有很多功能部件，有一些部件是全局性的，它們狀態(tài)的改變可能引起整個(gè)系統(tǒng)運(yùn)行狀態(tài)的改變，這些部件我們統(tǒng)一稱之為系統(tǒng)控制模塊。

在這些系統(tǒng)控制模塊中，有些部件需要外部引腳的配合，如晶體振蕩器、外部復(fù)位輸入。引腳名稱引腳方向引腳描述X1輸入晶振輸入振蕩器和內(nèi)部時(shí)鐘發(fā)生器電路的輸入，使用外部時(shí)鐘源時(shí)，該引腳為時(shí)鐘輸入。X2輸出晶振輸出振蕩器放大器的輸出。RESET輸入外部復(fù)位輸入該引腳上的低電平將使芯片復(fù)位，使I/O口和外設(shè)恢復(fù)其默認(rèn)狀態(tài)，并使處理器從地址0開(kāi)始執(zhí)行程序。名稱描述訪問(wèn)存儲(chǔ)器映射控制MEMMAP存儲(chǔ)器映射控制R/W鎖相環(huán)PLLCONPLL控制寄存器R/WPLLCFGPLL配置寄存器R/WPLLSTATPLL狀態(tài)寄存器ROPLLFEEDPLL饋送寄存器WO功率控制PCON功率控制寄存器R/WPCONP外設(shè)功率控制R/WVPB分頻器VPBDIVVPB分頻器控制R/W4.4系統(tǒng)控制模塊

在系統(tǒng)控制模塊中，有些部件需要在進(jìn)行寄存器配置后才能正常工作，如存儲(chǔ)器映射控制、鎖相環(huán)、功率控制、VPB分頻器。4.4系統(tǒng)控制模塊:時(shí)鐘系統(tǒng)概述

時(shí)鐘是計(jì)算機(jī)系統(tǒng)的脈搏，處理器核在一拍接一拍的時(shí)鐘驅(qū)動(dòng)下完成指令執(zhí)行、狀態(tài)變換等動(dòng)作。外設(shè)部件在時(shí)鐘的驅(qū)動(dòng)下進(jìn)行著各種工作，比如串口數(shù)據(jù)的收發(fā)、A/D轉(zhuǎn)換、定時(shí)器計(jì)數(shù)等。所以時(shí)鐘對(duì)于一個(gè)計(jì)算機(jī)系統(tǒng)是至關(guān)重要的，通常時(shí)鐘系統(tǒng)出現(xiàn)問(wèn)題也是最致命的，比如振蕩器不起振、振蕩不穩(wěn)、停振等。4.4系統(tǒng)控制模塊:時(shí)鐘系統(tǒng)時(shí)鐘系統(tǒng)結(jié)構(gòu)微控制器的時(shí)鐘系統(tǒng)包括四個(gè)部分：晶體振蕩器、喚醒定時(shí)器、鎖相環(huán)（PLL）和VPB分頻器。外接晶體或外接時(shí)鐘源產(chǎn)生穩(wěn)定的時(shí)鐘信號(hào)將Fosc提升到合適的頻率PLL晶體振蕩器VPB分頻器FCCLKFPCLKfOSCFOSCCPU內(nèi)核芯片外設(shè)喚醒定時(shí)器ON/OFF1342

為系統(tǒng)提供基本的時(shí)鐘信號(hào)(Fosc)。1

在復(fù)位或處理器從掉電模式被喚醒時(shí)，為輸入的時(shí)鐘信號(hào)做計(jì)數(shù)延時(shí)，使芯片內(nèi)部部件有時(shí)間進(jìn)行初始化。2

把Fosc信號(hào)提高到一個(gè)符合用戶需要的頻率(Fcclk)其中Fcclk用于CPU內(nèi)核。3

用于把Fcclk信號(hào)降低到一個(gè)合適的Fpclk值（也可以不降低），該信號(hào)用于外設(shè)部件。44.4系統(tǒng)控制模塊:功率控制節(jié)電模式處理器系統(tǒng)時(shí)鐘外設(shè)空閑模式停止執(zhí)行指令有效正常工作掉電模式停止執(zhí)行指令無(wú)效無(wú)需時(shí)鐘支持的外設(shè)能夠正常工作概述

注：芯片還允許程序?qū)δ硞€(gè)外設(shè)進(jìn)行關(guān)閉控制。外設(shè)的功率控制特性允許獨(dú)立關(guān)閉應(yīng)用中不需要的外設(shè)，這樣進(jìn)一步降低了功耗。CPU核定時(shí)器0定時(shí)器1時(shí)鐘系統(tǒng)...A/D轉(zhuǎn)換FCCLKFVPBPOWER……控制寄存器PCON——IDL7:20PD1控制寄存器PCONP———31:130PCTIM01PCTIM12……11:3PCAD12系統(tǒng)掉電寄存器描述功率控制寄存器(PCON)：

置位IDL位，將會(huì)進(jìn)入空閑模式。

置位PD位，將會(huì)進(jìn)入掉電模式。

注：如果兩位都置位，則進(jìn)入掉電模式。CPU空閑PCON寄存器包含兩個(gè)位。外部功率控制寄存器(PCONP)：

該寄存器允許將所選的外設(shè)功能關(guān)閉以實(shí)現(xiàn)節(jié)電的目的。

注：有少數(shù)外設(shè)功能不能被關(guān)閉(看門狗定時(shí)器、GPIO、引腳連接模塊和系統(tǒng)控制模塊)。PCONP中的每個(gè)位都控制一個(gè)外設(shè)，清除對(duì)應(yīng)位關(guān)閉功能。如清除PCTIM0位，關(guān)閉定時(shí)器0功能。嵌入式硬件及接口開(kāi)發(fā)1.應(yīng)用系統(tǒng)設(shè)計(jì)概述2.S3C2440A概述3.存儲(chǔ)器尋址4.系統(tǒng)控制模塊5.存儲(chǔ)器加速模塊6.外部存儲(chǔ)器控制器7.引腳連接模塊8.GPIO9.向量中斷控制器10.外部中斷輸入11.定時(shí)器12.SPI接口13.I2C接口14.UART15.A/D轉(zhuǎn)換器16.看門狗17.脈寬調(diào)制器18.實(shí)時(shí)時(shí)鐘19.Flash4.5存儲(chǔ)器加速模塊（MAM）概述微控制器擴(kuò)展了器件內(nèi)部Flash總線寬度為128位，用于提高處理器的指令執(zhí)行速度。這個(gè)接口通過(guò)存儲(chǔ)器加速模塊(MAM)來(lái)控制。

每個(gè)128位值包括了4個(gè)32位ARM指令或8個(gè)16位Thumb指令。MAM內(nèi)部結(jié)構(gòu)芯片把Flash存儲(chǔ)器被分成兩組，它們輪番工作，及時(shí)的為CPU提供需要的指令和數(shù)據(jù)，以防止CPU取指暫停。每組Flash存儲(chǔ)器都有自己的預(yù)取指緩沖區(qū)、分支跟蹤緩沖區(qū)和數(shù)據(jù)緩沖區(qū)。分支跟蹤緩存分支跟蹤緩存總線接口Flash存儲(chǔ)器組0Flash存儲(chǔ)器組1預(yù)取指緩存預(yù)取指緩存數(shù)據(jù)緩存區(qū)選擇ARM局部總線2×128位2×128位存儲(chǔ)器地址存儲(chǔ)器數(shù)據(jù)/指令Flash組2Flash組1CPU執(zhí)行指令取指階段

等待指令提供指令1提供指令3......取指階段提供指令4取指階段

等待3

等待取指階段提供指令2取指階段

等待124關(guān)閉MAM指令執(zhí)行情況

從Flash組1中讀取指令，CPU處于等待狀態(tài)。1CPU從1組指令緩存區(qū)中獲取指令并執(zhí)行。2

從Flash組2中讀取指令，CPU處于等待狀態(tài)。3CPU從2組指令緩存區(qū)中獲取指令并執(zhí)行。4

所有存儲(chǔ)器操作請(qǐng)求都會(huì)直接對(duì)Flash操作，由此產(chǎn)生了CPU停止，等待若干周期的情況。Flash組2Flash組1CPU執(zhí)行指令開(kāi)啟MAM指令執(zhí)行情況...1413提供指令13141516取指階段1211109取指階段提供指令91011128765取指階段提供指令56784321提供指令12345678取指階段取指階段

等待指令......

兩組指令緩存區(qū)中不存在指令，啟動(dòng)Flash存儲(chǔ)器指令讀取周期，CPU停止，等待若干周期。1CPU執(zhí)行Flash組1指令緩存區(qū)中的指令。2CPU執(zhí)行Flash組2指令緩存區(qū)中的指令，同時(shí)從Flash組1中讀取指令。3

只要指令存在兩個(gè)組的指令緩存區(qū)中，CPU的指令執(zhí)行是連續(xù)的，由此大大提高了指令執(zhí)行效率。嵌入式硬件及接口開(kāi)發(fā)1.應(yīng)用系統(tǒng)設(shè)計(jì)概述2.S3C2440A概述3.存儲(chǔ)器尋址4.系統(tǒng)控制模塊5.存儲(chǔ)器加速模塊6.外部存儲(chǔ)器控制器7.引腳連接模塊8.GPIO9.向量中斷控制器10.外部中斷輸入11.定時(shí)器12.SPI接口13.I2C接口14.UART15.A/D轉(zhuǎn)換器16.看門狗17.脈寬調(diào)制器18.實(shí)時(shí)時(shí)鐘19.Flash4.6外部存儲(chǔ)器控制器（EMC）概述

外部存儲(chǔ)器控制器是AMBAAHB總線上的一個(gè)從模塊，它為AMBAAHB系統(tǒng)總線和外部（片外）存儲(chǔ)器器件提供了一個(gè)接口。

該模塊可同時(shí)支持多達(dá)4個(gè)單獨(dú)配置的存儲(chǔ)器組，每個(gè)存儲(chǔ)器組都支持SRAM、ROM、FlashEPROM、BurstROM存儲(chǔ)器或一些外部I/O器件。存儲(chǔ)器或外部I/O口器件存儲(chǔ)器或外部I/O口器件存儲(chǔ)器或外部I/O口器件存儲(chǔ)器或外部I/O口器件ARM內(nèi)核EMC模塊Bank0Bank1Bank2Bank3AMBAAHB

注：每個(gè)存儲(chǔ)器組的總線寬度為8、16或32位，但是同一個(gè)存儲(chǔ)器組不要使用兩個(gè)不同寬度的器件。總線CS0/1/2/34.6外部存儲(chǔ)器控制器（EMC）特性支持靜態(tài)存儲(chǔ)器映射器件；4個(gè)存儲(chǔ)器組(Bank0～Bank3)可單獨(dú)配置，每個(gè)存儲(chǔ)器組可訪問(wèn)16M字節(jié)空間；總線空閑周期可編程；可對(duì)靜態(tài)RAM器件的讀寫等待時(shí)間進(jìn)行編程；可編程外部數(shù)據(jù)總線寬度——8位、16位和32位。4.6外部存儲(chǔ)器控制器（EMC）引腳名稱類型引腳描述復(fù)用引腳D[31:0]輸入/輸出外部存儲(chǔ)器數(shù)據(jù)線P2.0～P2.31A[23:0]輸出外部存儲(chǔ)器地址線P3.0～P3.23OE輸出讀使能信號(hào)，低有效P1.1WE輸出寫使能信號(hào)，低有效P3.27CS[3:0]輸出片選信號(hào)，低有效P1.0、P3.24～P3.26BLS[3:0]輸出字節(jié)定位選擇信號(hào)，低有效P3.28～P3.31引腳描述

注：每個(gè)這些引腳是與P1、P2和P3口GPIO功能復(fù)用，所以在使用外部總線前首先要正確配置PINSEL2寄存器。4.6外部存儲(chǔ)器控制器（EMC）寄存器描述

外部存儲(chǔ)器控制器包含4個(gè)配置寄存器。每個(gè)配置寄存器控制一個(gè)外部存儲(chǔ)器接口的總線空閑時(shí)間、讀訪問(wèn)長(zhǎng)度、寫訪問(wèn)長(zhǎng)度、存儲(chǔ)器組是否寫保護(hù)、存儲(chǔ)器組的總線寬度的設(shè)置