北京大學大規(guī)模集成電路基礎(chǔ)3.1半導(dǎo)體集成電路概述集成電路（IntegratedCircuit，IC）芯片（Chip,Die）硅片（Wafer）集成電路的成品率：Y=硅片上好的芯片數(shù)硅片上總的芯片數(shù)100%成品率的檢測，決定工藝的穩(wěn)定性，成品率對集成電路廠家很重要集成電路發(fā)展的原動力：不斷提高的性能/價格比集成電路發(fā)展的特點：性能提高、價格降低集成電路的性能指標：集成度速度、功耗特征尺寸可靠性主要途徑：縮小器件的特征尺寸增大硅片面積功耗延遲積集成電路的制造過程：

設(shè)計工藝加工測試封裝定義電路的輸入輸出（電路指標、性能）原理電路設(shè)計電路模擬(SPICE)布局(Layout)考慮寄生因素后的再模擬原型電路制備測試、評測產(chǎn)品工藝問題定義問題不符合不符合集成電路產(chǎn)業(yè)的發(fā)展趨勢：獨立的設(shè)計公司（DesignHouse）獨立的制造廠家（標準的Foundary）集成電路類型：數(shù)字集成電路、模擬集成電路數(shù)字集成電路基本單元：開關(guān)管、反相器、組合邏輯門模擬集成電路基本單元：放大器、電流源、電流鏡、轉(zhuǎn)換器等3.2雙極集成電路基礎(chǔ)有源元件：雙極晶體管無源元件：電阻、電容、電感等雙極數(shù)字集成電路基本單元：邏輯門電路雙極邏輯門電路類型：電阻-晶體管邏輯(RTL)二極管-晶體管邏輯(DTL)晶體管-晶體管邏輯(TTL)集成注入邏輯(I2L)發(fā)射極耦合邏輯(ECL)雙極模擬集成電路一般分為：線性電路（輸入與輸出呈線性關(guān)系）非線性電路接口電路：如A/D、D/A、電平位移電路等3.3MOS集成電路基礎(chǔ)基本電路結(jié)構(gòu)：MOS器件結(jié)構(gòu)基本電路結(jié)構(gòu)：CMOSMOS集成電路數(shù)字集成電路、模擬集成電路MOS數(shù)字集成電路基本電路單元：CMOS開關(guān)CMOS反相器INOUTCMOS開關(guān)WW3.4影響集成電路性能的因素和發(fā)展趨勢有源器件無源器件隔離區(qū)互連線鈍化保護層寄生效應(yīng)：電容、有源器件、電阻、電感3.4影響集成電路性能的因素和發(fā)展趨勢器件的門延遲：遷移率溝道長度電路的互連延遲：線電阻（線尺寸、電阻率）線電容（介電常數(shù)、面積）途徑：提高遷移率，如GeSi材料減小溝道長度互連的類別：芯片內(nèi)互連、芯片間互連長線互連(Global)中等線互連短線互連(Local)門延遲時間與溝到長度的關(guān)系減小互連的途徑：增加互連層數(shù)增大互連線截面Cu互連、LowK介質(zhì)多芯片模塊（MCM）系統(tǒng)芯片（Systemonachip）減小特征尺寸、提高集成度、Cu互連、系統(tǒng)優(yōu)化設(shè)計、SOC集成電路芯片中金屬互連線所占的面積與電路規(guī)模的關(guān)系曲線

互連線寬與互連線延遲的關(guān)系集成電路中的材料小結(jié)：Bipolar：基區(qū)(Base)，基區(qū)寬度Wb發(fā)射區(qū)(Emitter)收集區(qū)(Collector)NPN，PNP共發(fā)射極特性曲線放大倍數(shù)、特征頻率fT小結(jié)：器件結(jié)構(gòu)雙極器件的縱向截面結(jié)構(gòu)、俯視結(jié)構(gòu)CMOS器件的縱向截面結(jié)構(gòu)、俯視結(jié)構(gòu)CMOS