第五章存儲器原理與接口存儲器分類多層存儲結(jié)構(gòu)概念主存儲器及存儲控制

8086系統(tǒng)的存儲器組織現(xiàn)代內(nèi)存芯片技術(shù)一、存儲器分類

按構(gòu)成存儲器的器件和存儲介質(zhì)分類

半導(dǎo)體存儲器磁盤和磁帶等磁表面存儲器光電存儲器按存取方式分類

隨機(jī)存儲器RAM(RandomAccessMemory)

只讀存儲器ROM（Read-OnlyMemory）

串行訪問存儲器(SerialAccessStorage)按在計算機(jī)中的作用分類主存儲器(內(nèi)存)

輔助存儲器(外存)

高速緩沖存儲器二、半導(dǎo)體存儲器的分類1、隨機(jī)存取存儲器RAMa.靜態(tài)RAMb.動態(tài)RAM2、只讀存儲器ROMa.掩膜式ROMb.可編程的PROMc.可用紫外線擦除、可編程的EPROMd.可用電擦除、可編程的E2PROM等RAM靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）ROM掩膜型ROM可編程ROM（PROM）可擦除可編程ROM（EPROM）電可擦除可編程ROM（E2PROM)三、多層存儲結(jié)構(gòu)概念

1、核心是解決容量、速度、價格間的矛盾，建立起多層存儲結(jié)構(gòu)。一個金字塔結(jié)構(gòu)的多層存儲體系充分體現(xiàn)出容量和速度關(guān)系2、多層存儲結(jié)構(gòu)寄存器

Cache(高速緩存)

內(nèi)存磁盤磁道、光盤

Cache—主存層次：解決CPU與主存的速度上的差距；主存—輔存層次：解決存儲的大容量要求和低成本之間的矛盾。四、主存儲器及存儲控制

1、主存儲器的主要技術(shù)指標(biāo)存儲容量存取速度可靠性功耗

（1）容量存儲容量存儲器可以容納的二進(jìn)制信息量稱為存儲容量（尋址空間，由CPU的地址線決定）

實際存儲容量：在計算機(jī)系統(tǒng)中具體配置了多少內(nèi)存。

（2）存取速度存取時間是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間，又稱為讀寫周期。（3）可靠性

可靠性是用平均故障間隔時間來衡量（MTBF,MeanTimeBetweenFailures）（4）功耗

功耗通常是指每個存儲元消耗功率的大小2、主存儲器的基本組成

MOS型器件構(gòu)成的RAM，分為靜態(tài)和動態(tài)RAM兩種，靜態(tài)RAM通常有6管構(gòu)成的觸發(fā)器作為基本存儲電路靜態(tài)存儲單元，動態(tài)RAM通常用單管組成基本存儲電路。

（1）靜態(tài)存儲單元

（2）動態(tài)存儲單元

（3）、地址譯碼器控制邏輯電路數(shù)據(jù)緩沖器存儲體

地址譯碼器：接收來自CPU的n位地址，經(jīng)譯碼后產(chǎn)生2n個地址選擇信號，實現(xiàn)對片內(nèi)存儲單元的選址?？刂七壿嬰娐罚航邮掌x信號CS及來自CPU的讀/寫控制信號，形成芯片內(nèi)部控制信號，控制數(shù)據(jù)的讀出和寫入。數(shù)據(jù)緩沖器：寄存來自CPU的寫入數(shù)據(jù)或從存儲體內(nèi)讀出的數(shù)據(jù)。存儲體：是存儲芯片的主體，由基本存儲元按照一定的排列規(guī)律構(gòu)成。五、8086系統(tǒng)的存儲器組織

1、存儲器接口應(yīng)考慮的幾個問題存儲器與CPU之間的時序配合;CPU總線負(fù)載能力;存儲芯片的選用.

2、存儲器地址譯碼方法

（1）.片選控制的譯碼方法

常用的片選控制譯碼方法有線選法、全譯碼法、部分譯碼法和混合譯碼法等。（2）譯碼芯片常用的譯碼芯片是74LS138譯碼器，功能是3－>8譯碼器，有三個“選擇輸入端”C、B、A和三個“使能輸入端”G1、G2A#，G2B#以及8個輸出端Y7#～Y0

#譯碼芯片

74LS138輸入輸出使能選擇G1G2A#G2B#CBAY7#Y6#Y5#Y4#Y3#Y2#Y1#Y0#1000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111其它XXX1111111174LS138功能表

3、 CPU提供的信號線

數(shù)據(jù)線D15～D0

地址線A19～A0

存儲器或I/O端口訪問信號M/IO# RD#讀信號

WR#寫信號

BHE#總線高字節(jié)有效信號

4、8086系統(tǒng)的存儲器接口設(shè)計基本技術(shù)

存儲器地址譯碼電路的設(shè)計一般遵循如下步驟：（1）根據(jù)系統(tǒng)中實際存儲器容量，確定存儲器在整個尋址空間中的位置；（2）根據(jù)所選用存儲芯片的容量，畫出地址分配圖或列出地址分配表；

（3）根據(jù)地址分配圖確定譯碼方法；（4）選用合適器件，畫出譯碼電路圖。

例5－1ROM擴(kuò)展電路（P142）

例5－2RAM擴(kuò)展電路（P144）

六、現(xiàn)代內(nèi)存芯片技術(shù)

1、靜態(tài)RAM

同步SRAM

在統(tǒng)一時鐘的控制下同步操作，一般支持突發(fā)操作

FIFO

先進(jìn)先出

Multi-SRAM具有多數(shù)據(jù)端口

非揮發(fā)SRAM(NVSRAM)靜態(tài)加后備電源類SRAM用動態(tài)RAM，內(nèi)部加刷新電路2、動態(tài)RAM

FPMDRAM

快速操作時維持地址不變，由連續(xù)的CAS#信號對不同的列地址進(jìn)行操作；EDODRAM

省略了用于行地址建立和保持的時間以及行、列地址復(fù)合時間，以提高訪問速度；SDRAM

針對存儲器訪問的所有操作（地址譯碼、數(shù)據(jù)的讀出或?qū)懭氲龋┚诮y(tǒng)一時鐘的控制下同步進(jìn)行；

RDRAM（突發(fā)存取的高速動態(tài)隨機(jī)存儲器）采用Rambus信號標(biāo)準(zhǔn)，允許多個設(shè)備同時以高速的帶寬隨機(jī)尋址存儲器，進(jìn)行高速數(shù)據(jù)傳輸。DRAM內(nèi)存條的種類SIMM——SingleInlineMemoryModule單列