qja結(jié)-空氣熱阻qja最早也是最常用的標(biāo)準(zhǔn)之一定義標(biāo)準(zhǔn)由文件JESD51-2給出Ta=環(huán)境空氣溫度,取點(diǎn)為JEDEC組織定義的特定空箱中特定點(diǎn)(Still-AirTest)芯片下印制板可為高傳導(dǎo)能力的四層板(2S2P)或低傳導(dǎo)能力的一層板之任一種(1S0P)qjma結(jié)-移動(dòng)空氣熱阻qjma空氣流速范圍為0-1000LFM定義標(biāo)準(zhǔn)由文件JESD51-6給出Ta=空氣溫度，取點(diǎn)為風(fēng)洞上流溫度印制板朝向?yàn)橹卮笥绊懸蛩豊qjc從結(jié)點(diǎn)到封裝外表面(殼)的熱阻，外表面殼取點(diǎn)盡量靠近Die安裝區(qū)域qjc

結(jié)殼熱阻DieSubstratePCBJunctionCase

qjx試圖采用簡單的熱阻表示復(fù)雜的芯片傳熱現(xiàn)象芯片內(nèi)部的熱傳現(xiàn)象非常復(fù)雜，無法使用熱阻來完美表示；熱阻qjx無法用于準(zhǔn)確預(yù)測芯片的溫度，只能提供定性的熱性能對(duì)比；如需準(zhǔn)確預(yù)測特定工況下芯片的溫度，我們需要其它的方法qjx使用的局限性Convection/RadiationConvection/RadiationConductionConvectionConductionRadiationConductionJunctionXθjx芯片的詳細(xì)模型

建立所有芯片內(nèi)部所有影響傳熱的結(jié)構(gòu)Die硅或砷化鎵材料，表面有發(fā)熱集成電路通常為環(huán)氧樹脂，厚為1-2milDieAttach銅制，用于加強(qiáng)傳熱或其它目地DieFlag/DiePadEncapsulant通常為環(huán)氧樹脂材料金或鋁制，數(shù)目等同于外面管腳數(shù)BondWiresSolderBalls通常材料為錫鉛合金95Pb/5Sn或37Pb/63Sn.銅或鋁42合金制LeadframesSubstrate通常由BT\FR4制成(塑料芯片)；或氧化鋁制成(陶瓷芯片)熱阻網(wǎng)絡(luò)模型-DELPHI模型DEvelopmentofLibrariesofPHysicalmodelsforanIntegrateddesignenvironmentDELPHI項(xiàng)目：從1993年到1996年，由歐盟資助，F(xiàn)lomerics公司負(fù)責(zé)協(xié)調(diào)，AlcatelBell、AlcatelEspace、PhilipsCFT、ThomsonCSF、Flomerics、NMRC等公司合作，旨在開發(fā)芯片的簡化熱模型的精確表示方法。

PROFIT項(xiàng)目：同樣由歐盟資助，由Philips公司負(fù)責(zé)協(xié)調(diào)，F(xiàn)lomerics、Nokia、Infineon、Philips、ST、Micred、TIMA、等公司合作，旨在開發(fā)芯片熱模型的快速建立方法。項(xiàng)目產(chǎn)生了一系列成果，如芯片的熱阻網(wǎng)絡(luò)模型DELPHI標(biāo)準(zhǔn)、JEDEC組織認(rèn)證的唯一熱模型庫FLOPACK、芯片熱應(yīng)力分析工具Flo/stress等。PRedictionOFtemperaturegradientsInfluencingThequalityofelectronicproductsPROFIT項(xiàng)目DELPHI項(xiàng)目PBGA封裝模型的建立PBGA封裝特點(diǎn)?有機(jī)基片Organicsubstrate使用焊球(Solderballs)作為二級(jí)互聯(lián)主要應(yīng)用:ASIC’s,內(nèi)存,圖形顯示,芯片組,通訊等.PBGA封裝優(yōu)缺點(diǎn)?I/O密度高；基片材BT具有較好的電性能；加工工藝類似PCB板，成本低廉非氣密封裝,不適合于長時(shí)工作的芯片或軍用芯片Die與基片(Substrate)間的CTE不匹配如功耗大于2W，則可能需要加強(qiáng)散熱手段主要類型的PBGA封裝Wire-BondedPBGA(Die-up)BTDielectricThermalViasSolderBalls(37Pb/63Sn)Epoxy-basedEncapsulantSiliconDieDieAttach&SolderMaskGoldBondWiresCuTracesPower&GroundPlanesBottomSpreaderDieFlagSignalVias最主流的PBGA封裝，相對(duì)成熟的加工技術(shù)，可處理5W以上熱耗。主要類型的PBGA封裝Fine-PitchBGADieAttach&SolderMaskBondWiresSubstrateDie由die-upPBGA變化而來別名:FSBGA,ChipArrayTM焊球間隙較小可歸類為Near-CSP建模也較困難焊球間隙典型值為1mm，0.8mm，0.65mm，0.5mm，0.4mm經(jīng)常缺少明顯可見，比Die尺寸大的DiePad，因?yàn)镈ie大小與封裝大小相近基片(substrate)中每個(gè)信號(hào)過孔都必須單獨(dú)建出；在FLOPACK中，別名ChipArrayTM主要類型的PBGA封裝Flip-ChipPBGA1)因電氣性能良好，應(yīng)用越來越廣泛

2)因布線考慮，很難在Die下方布熱過孔，故信號(hào)過孔會(huì)對(duì)散熱有較大影響

3)基片(substrate)復(fù)雜，一般中間層為BT層，兩邊另附有其它層。DieFlip-ChipBumpsUnderfillCoreViasBuild-upMicroviasCoreBuild-up主要類型的PBGA封裝Flip-ChipPBGA的散熱加強(qiáng)手段MetalCapMetalLidLidAttach建模時(shí)需特別注意Cap/LidAttach的

厚度與材質(zhì)，因?yàn)樵擃愋酒囊话?/p>

較大，主要熱阻的組成部分之一

Attach即使有較小的誤差，也會(huì)引起

結(jié)溫和熱阻值Theta-JC估計(jì)較大的

誤差。MetalCap與Lid可能由鋁與銅制主要應(yīng)用：高功耗處理器，軍事用芯片主要分為：1)Flip-Chip2)BondWireCBGA封裝模型的建立主要類型的CBGA封裝Flip-ChipCBGADieUnderfill(typicallyepoxybased)Ceramicsubstrate(TypicallyAlumina)SolderBalls(typically90Pb/10Sn)Traces(TungstenorMolybdenum)Flip-chiplayerBare-DieMetalCapAdhesiveCapedPlasticQuadFlatPack(thinversioncalledTQFP)常用于邏輯芯片,ASIC芯片,顯示芯片等封裝外管腳(Lead),表面貼裝PlasticEncapsulantExternalleadframe(gull-wingleads)PQFP封裝模型的建立PQFP封裝模型的建立截面結(jié)構(gòu)圖EpoxyovermoldCu/Alloy42leadframeAubondwireCu/Alloy42tiebarsCu/Alloy42dieflagPQFP封裝優(yōu)缺點(diǎn)?成熟的封裝類型，可采用傳統(tǒng)的加工方法；成本低廉；適用于中低功耗且中等數(shù)目I/O(50-300)，熱阻高，不采用Heatslug等附加散熱手段的條件下功耗很難突破2W管腳間距難以做得過小(難于小于0.4mm)，相對(duì)于BGA封裝I/O數(shù)目少．SmallOutlinePackageLowproknownasThinSmallOutlinePackage(TSOP)類似于PQFP,只是只有兩邊有管腳廣泛應(yīng)用于內(nèi)存芯片常見的類型- 常規(guī)- Lead-on-ChipSOP/TSOP封裝模型的建立SOP/TSOP封裝模型的建立部分芯片建模時(shí)可將各邊管腳統(tǒng)一建立；管腳數(shù)較小應(yīng)將各管腳單獨(dú)建出.fusedlead一定要單獨(dú)建出Tiebars一般可以忽略.BondWiresDieDieFlagLeadframe常規(guī)DieBondWiresEncapsulantInsulationLeadframeLead-on-ChipQFN封裝模型的建立ThermalViasinPCBThermalLandinPCBDieDieAttachPadExposedPadLeads(Internal)SolderPCBMold主要用于替換引腳數(shù)小于80的引線裝芯片(主要是TSOPandTSSOP)尺寸較小，同時(shí)相對(duì)于TSOP/TSSOP散熱性能好Theta-JA通常只有TSSOP芯片的一半左右主要傳熱路徑：DieDieAttachPadExposedPadPCB次要傳熱路徑：Lead(最好各個(gè)管腳單獨(dú)建出)PCB板下(ExposedPad下方)通常添加熱過孔以加強(qiáng)散熱Micro-BGATM封裝模型的建立為早期的一種CSP設(shè)計(jì)常用于閃存芯片Traces排布于聚酰亞胺的tape層Die與Tape之間有專用的Elastomer采用引腳Lead將電信號(hào)由die傳遞至traces焊球可較隨意排布Die可放在中心，也可以偏置主要傳熱路徑：Die-->elastomer-->solderballs-->boardLead傳導(dǎo)熱量較少,很多情況下可忽略Elastomer導(dǎo)熱能力差，為主要的散熱瓶頸焊球要求單獨(dú)建出Tape中Trace的傳導(dǎo)較少,但是不能忽略SolderBall也夠成相對(duì)較小的熱阻(相對(duì)于Elastomer)DieEncapsulantElastomerLeadsTape&TracesSolderBalls其它的CSP芯片F(xiàn)ine-PitchBGA(ChipArrayTM,FSBGA)類擬于PBGA,更焊球間距更小Fan-intraces所有的過孔都必須單獨(dú)建出MicroStarTM/FlexBGATM類擬于ChipArray,但基片材料為tape而非BT堆棧封裝(StackedPackages)模型的建立StackedTSOPmZ-BallStac