數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院主講：余慶春Email：fishhead_516@126.com本章內(nèi)容第四章組合邏輯電路（1）組合邏輯電路的特點與表示方法（2）組合邏輯電路的分析方法與設(shè)計方法（3）各種數(shù)值比較器、譯碼器、編碼器、全加器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器的邏輯功能與應(yīng)用(4)組合邏輯電路中的競爭冒險問題數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院第四章組合邏輯電路4.4常用組合邏輯電路數(shù)值比較器譯碼器多位加法器編碼器數(shù)據(jù)選擇器通用性強、兼容性好、功耗小、工作穩(wěn)定可靠數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院第四章組合邏輯電路4.4常用組合邏輯電路4.1.4編碼器（Encoder）編碼的概念

用數(shù)碼信號表示特定對象的過程稱為編碼，如運動員號碼、身份證號碼、漢字編碼等。

計算機系統(tǒng)中的編碼：將輸入的每個高/低電平信號變成一個對應(yīng)的二進制代碼特點：n位二進制符號可以表示2n種信息，稱為2n線-n線編碼器某種控制信息、符號等編碼二進制代碼編碼器把每一輸入信號轉(zhuǎn)化為對應(yīng)的編碼，這種組合邏輯電路稱為編碼器。數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院5輸出0100（4）典型編碼器示例：鍵盤或按鍵的編碼工作4.1.4編碼器（Encoder）數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院6編碼器：具有編碼功能的邏輯電路。編碼器的邏輯功能：能將每一組輸入信息變換為相應(yīng)二進制的代碼輸出。如4線-2線編碼器：將輸入的4個狀態(tài)分別編成4個2位二進制數(shù)碼輸出；如8-3編碼器：將輸入的8個狀態(tài)分別編成8個3位二進制數(shù)碼輸出；如BCD編碼器：將10個輸入分別編成10個4位8421BCD碼輸出。特點：n位二進制符號可以表示2n種信息，稱為2n線-n線編碼器4.1.4編碼器（Encoder）數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院有一鍵盤輸入電路，一共有8個按鍵，鍵按下時，對應(yīng)的輸入信號為高電平。編碼器的作用就是把每一個鍵信號轉(zhuǎn)化成相應(yīng)的編碼（鍵碼）。編碼器K0VCCY2I0K7K1I7I1Y1Y0鍵碼第四章組合邏輯電路二進制編碼器4.1.4編碼器（Encoder）數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院真值表：

I0

I1

I2

I3

I4

I5

I6

I7

Y2

Y1

Y0

1000000001000000001000000001000000001000000001000000001000000001

000001010011100101110111

假設(shè)任何時刻有且只有一個輸入信號有效邏輯表達式：第四章組合邏輯電路二進制編碼器數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院以此類推：令代入Y2的表達式就得到：同理則滿足∴定理：若兩個邏輯變量X、Y同時滿足X+Y=1、XY=0，

則有X=Y。第四章組合邏輯電路二進制編碼器數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院思考：當有兩個輸入信號同時有效時，如I2和I4同時有效時，將出現(xiàn)什么情況？≥1Y2≥1Y0≥1Y1I1I2I3I4I5I6I7第四章組合邏輯電路二進制編碼器4.1.4編碼器二進制編碼器4.1.4編碼器（Encoder）數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院二－十進制編碼器將0~9十個十進制數(shù)轉(zhuǎn)換為二進制代碼的電路。又稱十進制編碼器。

輸入十進制數(shù)輸出8421BCD碼ABCD

0123456789000000010010001101000101011001111000100110個輸入端8421編碼器4個輸出端B=“7”+“6”+“5”+“4”A=“9”+“8”C=“7”+“6”+“3”+“2”D=“9”+“7”+“5”+“3”+“1”教材采用非與非表達式，用與非門實現(xiàn)。二進制編碼器和二——十進制（BCD碼）編碼器均為普通編碼器。特點：任何時刻只允許輸入一個編碼信號。即輸入信號互斥。數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院優(yōu)先編碼器：對輸入信號規(guī)定不同的優(yōu)先級，當有多個信號同時有效時，只對優(yōu)先級高的信號進行編碼。第四章組合邏輯電路優(yōu)先編碼器—74LS148例如：優(yōu)先排隊電路?；疖囉刑乜?、直快和慢車。它們進出站的優(yōu)先次序是：特快、直快、慢車，同一時刻只能有一列車進出。4.1.4編碼器（Encoder）數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院試用與非門和反相器設(shè)計一個優(yōu)先排隊電路?；疖囉刑乜?、直快和慢車。它們進出站的優(yōu)先次序是：特快、直快、慢車，同一時刻只能有一列車進出。解：例4

當特快A=1時，無論直快B，慢車C為何值，LA=1，LB=0LC=0；當直快B=1，且A=0時，無論C為何值，LB=1，LA=0,LC=0；當慢車C=1，且A=B=0時，LC=1，LA=0,LB=0。

3）根據(jù)題意，變換成與非形式ABC

LALBLC000

0001××

10001×

010001

001經(jīng)過邏輯抽象，可列真值表：2）寫出邏輯表達式。1）由題意進行邏輯抽象,設(shè)快車用A表示、直快用B表示、慢車用C表示；1表示該列車要進出站，否則為0。數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院

4）畫出邏輯電路圖。4.1.4編碼器（Encoder）數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院集成優(yōu)先編碼器：8-3線優(yōu)先編碼器74LS148第四章組合邏輯電路優(yōu)先編碼器真值表000001010011100101110111×××××××0××××××01×××××011××××0111×××01111××011111×011111101111111

I0

I1

I2

I3

I4

I5

I6

I7

Y2Y1Y04.1.4編碼器（Encoder）數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院邏輯函數(shù)表達式

利用公式A+AB=A+B優(yōu)先編碼器數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院YS=I0I1…I7S

YEX=I0I1…I7S

S

使能輸入邏輯圖

1S&YEX&YSI0&&&≥1≥1≥1Y0Y2Y11111111111I2I3I4I1I7I6I5優(yōu)先編碼器—74LS148數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院簡化邏輯符號邏輯符號

國標符號優(yōu)先編碼器數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院：輸入，低電平有效。：編碼輸出端：使能輸入端：使能輸出端，：擴展輸出端，I0

I7

~Y2Y0~SS=0時，允許編碼；S＝1時，禁止編碼YSYEXYS=0,表示無輸入信號YEX=0，表示有輸入信號★★★★★引腳功能說明

優(yōu)先編碼器數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院（1）單片使用，S端應(yīng)接地。

無編碼時YS=0；有編碼時YS=1。懸空

輸入信號編碼輸出優(yōu)先編碼器—74LS148的應(yīng)用第四章組合邏輯電路優(yōu)先編碼器數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院YS=1,1#

芯片停止工作，1#芯片輸出Y2Y1Y0=111將兩塊54LS148芯片級聯(lián)起來就可將輸入端擴展為16個，組成16線－4線優(yōu)先編碼器．總輸出的最高位輸出，高電平有效ST=0允許工作IN8—IN15有輸入54LS148111

1

01001011如果IN15—IN8中無低電平，則2#芯片的YS=Y3=0，允許1#芯片工作，將對IN7—IN0中優(yōu)先權(quán)高的實行編碼1100101111011以此類推總的輸出標志,時編碼器工作1110優(yōu)先編碼器數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院第四章組合邏輯電路4.1.5譯碼器（Decoder）譯碼譯碼器的分類：唯一地址譯碼器將一系列代碼轉(zhuǎn)換成與之對應(yīng)的有效信號。二進制譯碼器二—十進制譯碼器顯示譯碼器常見的唯一地址譯碼器：譯碼是編碼的逆過程，即將某個二進制碼翻譯成特定的信號，即電路的某種狀態(tài)。譯碼器：具有譯碼功能的邏輯電路稱為譯碼器。數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院第四章組合邏輯電路4.1.5譯碼器（Decoder）二進制譯碼器譯碼輸入：n位二進制代碼譯碼輸出：m位輸出信號m=2n譯碼規(guī)則：對應(yīng)輸入的一組二進制代碼有且僅有一個輸出端為有效電平，其余輸出端為相反電平數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院1）二進制譯碼器結(jié)構(gòu)框圖當使能輸入端EI為有效電平時，對應(yīng)每一組輸入代碼，只有其中一個輸出端為有效電平，其余輸出端則為相反電平。

n個輸入端1個使能輸入端EI2n個輸出端二進制譯碼器數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院2）2線─4線譯碼器的邏輯電路輸入輸出EIABY0Y1Y2Y3H××HHHHLLLLHHHLLHHLHHLHLHHLHLHHHHHLY0 Y1Y2Y3真值表二進制譯碼器數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院74LS138集成譯碼器3個輸入端3個控制端8個輸出端3)3線─8線譯碼器的邏輯電路數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院74138集成譯碼器功表能輸入輸出G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7×H××××HHHHHHHH×XH×××HHHHHHHHL×××××HHHHHHHHHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL一個3線–8線譯碼器能產(chǎn)生三變量函數(shù)的全部最小項。數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院如果將一邏輯函數(shù)的輸入變量加到譯碼器的譯碼輸入端，則譯碼輸出的每一個輸出端都對應(yīng)一個邏輯函數(shù)的最小項。

輸入變量m0CBAm1m2m3m4m5m6m7基于這一點用該器件能夠方便地實現(xiàn)三變量邏輯函數(shù)。74LS138集成譯碼器數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院74138工作條件：

G1=1，G2A=G2B=0例1用一個3線–8線譯碼器實現(xiàn)函數(shù)★集成譯碼器74138的應(yīng)用-實現(xiàn)邏輯函數(shù)數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院000100010110001101011111思考：為什么數(shù)據(jù)從G2A

輸入？

由總線來的數(shù)字信號輸送到不同的下級電路中去。

集成譯碼器74138的應(yīng)用-構(gòu)成的數(shù)據(jù)分配器

數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院數(shù)據(jù)分配器真值表如下表數(shù)據(jù)分配器通常用譯碼器實現(xiàn)數(shù)據(jù)分配器集成譯碼器74138的應(yīng)用-構(gòu)成的數(shù)據(jù)分配器

010CBA當ABC=010時，數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院輸入輸出A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74HC138譯碼器作為數(shù)據(jù)分配器時的功能表集成譯碼器74138的應(yīng)用-構(gòu)成的數(shù)據(jù)分配器

數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院4線-10線譯碼器74LS4274LS42是一種二-十進制譯碼器，其輸入是4位BCD碼，輸出是10個高、低電平信號。其真值表如右表：數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院74LS42是一種二-十進制譯碼器，其輸入是4位BCD碼，輸出是10個高、低電平信號。其邏輯圖如右圖：4線-10線譯碼器74LS42數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院bcdfe顯示譯碼器（1）最常用的顯示器有：半導(dǎo)體發(fā)光二極管、熒光管顯示、液晶顯示和氣體放電顯示（等離子體顯示板）器。共陽極顯示器共陰極顯示器顯示器分段布局圖ag數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院abcdfgabcdefg111111001100001101101e共陰極顯示器顯示譯碼器數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院集成電路顯示譯碼器74LS48邏輯圖4個輸入端3個控制端7個輸出端數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院7448功能框圖集成電路顯示譯碼器74LS48顯示譯碼器數(shù)字邏輯與數(shù)字系統(tǒng)湖南科技大學計算機科學與工程學院真值表

十進制或功能輸入BI/RBO輸出字形LTRBIDCBAabcdefg011000011111110011×000110110000121×001011101101231×001111111001341×010010110011451×010111011011561×011010011111671×0111111100007