組合邏輯門電路（三）_第1頁
組合邏輯門電路（三）_第2頁
組合邏輯門電路（三）_第3頁
組合邏輯門電路（三）_第4頁
組合邏輯門電路（三）_第5頁
已閱讀5頁，還剩7頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

組合邏輯門電路(三)晏玉華12.5.3邏輯代數(shù)的基本定律及其應(yīng)用互補(bǔ)律邏輯代數(shù)具有基本運(yùn)算定律，運(yùn)用這些定律可以把復(fù)雜的邏輯函數(shù)式恒等化簡。一、邏輯代數(shù)基本定律交換律結(jié)合律分配律反演律(又稱摩根定律)注意：邏輯函數(shù)等式表示等號兩邊的函數(shù)式代表的邏輯電路所具有的邏輯功能是相同的。

二、邏輯函數(shù)的化簡(代數(shù)法)代數(shù)法：運(yùn)用邏輯代數(shù)的基本定律和一些恒等式化簡邏輯函數(shù)式的方法。

化簡的目的：使表達(dá)式是最簡式。

最簡式的含義：乘積項(xiàng)的項(xiàng)目是最少的；且每個乘積項(xiàng)中，變量的個數(shù)為最少?；喎椒ǎ?．并項(xiàng)法利用的關(guān)系，將兩項(xiàng)合并為一項(xiàng)，并消去一個變量。2．吸收法利用A+AB=1的關(guān)系，消去多余的項(xiàng)。3．消去法利用的關(guān)系，消去多余的因子。4．配項(xiàng)法利用的關(guān)系，將其配項(xiàng)，然后消去多余的項(xiàng)。

[例12.5.3]求證解：

[例12.5.4]求證解：[例12.5.5]化簡解：

三、邏輯代數(shù)在邏輯電路中的應(yīng)用實(shí)現(xiàn)一定邏輯功能的邏輯電路有簡有繁，利用邏輯代數(shù)化簡，可以得到簡單合理的電路。

[例12.5.6]設(shè)計(jì)一個體現(xiàn)Y=AB+AC

函數(shù)式的邏輯電路。解：根據(jù)題意，可畫出電路。簡化電路化簡后得

[例12.5.7]設(shè)計(jì)一個的邏輯電路。解：

[例12.5.8]變換為與非—與非表達(dá)式，并畫出對應(yīng)的邏輯電路圖。解：邏輯電路邏輯函數(shù)表達(dá)式形式：或—與表達(dá)式與—或表達(dá)式與非—與非表達(dá)或非—或非表達(dá)式與—或—非表達(dá)式二、邏輯門電路1．邏輯狀態(tài)有1、0兩種邏輯狀態(tài)。用1表示高電平，用0表示低電平的邏輯體制為正邏輯；用1表示低電平，用0表示高電平的邏輯體制為負(fù)邏輯。2．三種基本邏輯門名稱邏輯符號函數(shù)表達(dá)式邏輯功能與門Y=A·B有0出0，全1出1或門Y=A+B全0出0，有1出1非門有0出1，有1出

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論