1、采用設計各種波形發(fā)生器第1頁，共27頁，2022年，5月20日，13點4分，星期四設計框架設計目的與要求設計原理設計過程與調(diào)試設計結(jié)果與反思1234第2頁，共27頁，2022年，5月20日，13點4分，星期四設計目的與要求一：設計目的與要求：1設計一個能產(chǎn)生正弦波、三角波、梯形波、鋸齒波的波形發(fā)生器。2 .利用單片機控制TLC5620輸出鋸齒波信號、正弦波信號、梯形波信號、三角波信號，并由一個按鍵選擇輸出一種波形。3.理解D/A 轉(zhuǎn)換的基本原理。第3頁，共27頁，2022年，5月20日，13點4分，星期四DA轉(zhuǎn)換器工作原理1.D/A轉(zhuǎn)換器的工作原理 數(shù)字/模擬轉(zhuǎn)換器（D/A)用來將數(shù)字量轉(zhuǎn)變?yōu)?/p>

2、模擬量。本設計是基于C52單片機的D/A轉(zhuǎn)換器，其可以產(chǎn)生鋸齒波，正弦波，方波以及三角波，本設計的原理大概為：以正弦波為例，它實現(xiàn)的原理是把正弦波在一個周期分為256或者64或者32個點，點和點之間的間隔是相等的并通過延時程序來實現(xiàn)。我們先使單片機P0口先輸出00H，然后間隔一段時間再輸出第二個點，再延時相同的時間輸出第三個點，直到輸出FFH。這樣算一個周期完成。第4頁，共27頁，2022年，5月20日，13點4分，星期四DA轉(zhuǎn)換器工作原理但單片機這樣輸出的信號只是正弦波的大概，并不是一個平滑完整的波形。我們必須通過一個D/A轉(zhuǎn)換器件把它從數(shù)字信號變?yōu)槟M信號，但是此時又產(chǎn)生了一個問題，通過D

3、/A轉(zhuǎn)換的模擬信號為電流信號。這樣的信號示波器是無法識別的，這樣我們就必須通過一個運算放大器把電流信號轉(zhuǎn)換為標準電壓信號。這樣就基本完成了發(fā)生器的設計。當然方波，鋸齒波和三角波的實現(xiàn)和正弦波的實現(xiàn)原理基本相同，所以在此我們就不必贅述。第5頁，共27頁，2022年，5月20日，13點4分，星期四TLC5620簡介2. TLC5620簡介：（1）TLC5620C是帶有高阻抗緩沖輸入的4通道8位電源輸出數(shù)模轉(zhuǎn)換器集合。這些轉(zhuǎn)換器可以產(chǎn)生單調(diào)的、一至兩倍于基準電壓和接地電壓差值的輸出。通常情況下TLC5620的供電電壓為一個5V電源。器件內(nèi)集成上電復位功能，確保啟動時的環(huán)境是可重復的。 對TLC562

4、0C的數(shù)字控制是通過一根簡單的3路串行總線實現(xiàn)的。該總線兼容CMOS，并易于向所有的微處理器和微控制器設備提供接口。11位的命令字包括8位數(shù)據(jù)位，2位DAC選擇位和1位范圍位，后者用來選擇輸出范圍是1倍還是2倍。DAC寄存器采用雙緩存，允許一整套新值被寫入設備中。通過LDAC實現(xiàn)DAC輸出值的同時更新。數(shù)字量的輸入采用史密斯觸發(fā)器，從而有效降低噪聲。第6頁，共27頁，2022年，5月20日，13點4分，星期四TLC5620簡介圖1.TLC5620原理框圖第7頁，共27頁，2022年，5月20日，13點4分，星期四TLC5620簡介（2）TLC5620 硬件接口圖2.TLC5620引腳名稱如圖所

5、示第8頁，共27頁，2022年，5月20日，13點4分，星期四TLC5620簡介引腳描述第9頁，共27頁，2022年，5月20日，13點4分，星期四TLC5620與單片機的連接圖3.TLC5620與單片機的連接圖其中VREF為2.5V基準源，四個通道都采用其作為基準源，輸入5V電壓不輸出電壓都經(jīng)過濾波，保證精度。第10頁，共27頁，2022年，5月20日，13點4分，星期四TLC5620 工作時序（3）TLC5620 工作時序TLC5620是串聯(lián)型8位D/A轉(zhuǎn)換器（DAC），它有4路獨立的電壓輸出D/A 轉(zhuǎn)換器，具備各自獨立的基準源，其輸出還可以編程為2倍戒1倍，在控制TLC5620時，只要對

6、該芯片的DATA、CLK、LDAC、LOAD端口控制即可，TLC5620控制字為11位，包括8位數(shù)字量，2位通道選擇，1位增益選擇。其中命令格式第1位、第2位分別為A1、A0，第3位為RNG，即可編程放大輸出倍率，第4到11位為數(shù)據(jù)位，高位在前，低位在后。通道不同輸出關系如下 圖4.不同通道輸出關系圖第11頁，共27頁，2022年，5月20日，13點4分，星期四設計原理TLC5620中的每個DAC的核心是帶有256個抽頭的單電阻，每一個DAC的輸出可配置增益輸出放大器緩沖，上電時，DAC被復位且代碼為0。每一通道輸出電壓的表達式為：輸出電壓Vo=Vref*(CODE/256)*(1+RNG)其

7、中，CODE的范圍為0255，RNG位是串行控制字內(nèi)的0或1。管腳DATA為芯片串行數(shù)據(jù)輸入端，CLK為芯片時鐘，數(shù)據(jù)在每個時鐘下降沿輸入DATA端，數(shù)據(jù)輸入過程中LOAD始終處于高電平，一旦數(shù)據(jù)輸入完成，LOAD置低，則轉(zhuǎn)換輸出，實驗中LDAC一直保持低電平，DACA、DACB、DACC、DACD為四路轉(zhuǎn)換輸出，REFA、REFB、REFC、REFD為其對應的參考電壓。第12頁，共27頁，2022年，5月20日，13點4分，星期四設計原理圖5.TLC5620時序圖： 當LOAD為高電平時，數(shù)據(jù)在CLK每一下降沿由時鐘同步送入DATA端口。如圖(a)所示，一旦所有的數(shù)據(jù)位送入，LOAD變?yōu)槊}沖

8、低電平，以便把數(shù)據(jù)從串行輸入寄存器傳送到所選擇的DAC。如果LDAC為低電平，則所選擇的DAC輸出電壓更新且LOAD變?yōu)榈碗娖健５?3頁，共27頁，2022年，5月20日，13點4分，星期四設計原理TLC5620時序圖：在圖(b)中，串行編程期間內(nèi)LDAC為高電平，新數(shù)值被LOAD的脈沖低電平打入第一級鎖存器后，再由LDAC脈沖低電平傳送到DAC輸出。第14頁，共27頁，2022年，5月20日，13點4分，星期四設計原理 數(shù)據(jù)輸入時最高有效位（MSB）在前。使用兩個8時鐘周期的數(shù)據(jù)傳送示于圖(c)和圖(d)中。第15頁，共27頁，2022年，5月20日，13點4分，星期四設計原理2產(chǎn)生指定波形

9、可以通過TLC5620來實現(xiàn)，不同波形產(chǎn)生實質(zhì)上是對輸出的二進制數(shù)字量進行相應改變來實現(xiàn)的。本題目中，三角波信號是將輸出的二進制數(shù)字信號依次加1，達到0 xff時依次減1，并實時將數(shù)字信號經(jīng)D/A轉(zhuǎn)換得到；鋸齒波信號是將輸出的二進制數(shù)字信號依次加1，達到0 xff時置為0 x00，并實時將數(shù)字信號經(jīng)D/A轉(zhuǎn)換得到的；梯形波是將輸出的二進制數(shù)字信號依次加1，達到0 xff時保持一段時間，然后依次減1直至0 x00，并實時將數(shù)字信號經(jīng)D/A轉(zhuǎn)換得到的；正弦波是利用MATLAB將正弦曲線均勻取樣后，得到等間隔時刻的y方向上的二進制數(shù)值，然后依次輸出后經(jīng)D/A轉(zhuǎn)換得到。第16頁，共27頁，2022年，

10、5月20日，13點4分，星期四設計原理圖圖6.設計原理圖第17頁，共27頁，2022年，5月20日，13點4分，星期四設計過程總流程圖 第18頁，共27頁，2022年，5月20日，13點4分，星期四系統(tǒng)調(diào)試系統(tǒng)調(diào)試是利用開發(fā)機系統(tǒng)、基本測試儀器（萬用表、示波器等），通過執(zhí)行開發(fā)系統(tǒng)有關命令或運行適當?shù)臏y試程序（也可以是與硬件有關的部分用戶程序段），檢查用戶系統(tǒng)硬件中存在的故障。系統(tǒng)調(diào)試可分靜態(tài)調(diào)試和動態(tài)調(diào)試兩步進行。靜態(tài)調(diào)試是在用戶系統(tǒng)未工作時的一種硬件檢查。目測,通過目測檢查一些明顯的器件、設備故障并及時排除。萬用表測試。加電檢查。聯(lián)機檢查。動態(tài)調(diào)試是在用戶系統(tǒng)中的工作的情況下發(fā)現(xiàn)和排除系統(tǒng)

11、硬件中存在的故障、器件間連接邏輯錯誤等的一種硬件檢查。由于單片機應用系統(tǒng)的硬件動態(tài)調(diào)試是開發(fā)系統(tǒng)的支持下完成的，故又成為聯(lián)機仿真或聯(lián)機調(diào)試。首先，將編輯好的程序燒到單片機里，將單片機，DA轉(zhuǎn)換器與示波器連接，調(diào)試出波形。第19頁，共27頁，2022年，5月20日，13點4分，星期四設計結(jié)果三角波輸出：第20頁，共27頁，2022年，5月20日，13點4分，星期四設計結(jié)果正弦波輸出：第21頁，共27頁，2022年，5月20日，13點4分，星期四設計結(jié)果鋸齒波輸出：第22頁，共27頁，2022年，5月20日，13點4分，星期四設計結(jié)果梯形波輸出：第23頁，共27頁，2022年，5月20日，13點4

12、分，星期四體會與總結(jié)畢業(yè)設計不僅僅只是對前面所學知識的一種檢驗，而且更是對自己能力的一種質(zhì)的提高。下面我將對在畢業(yè)設計過程中一些印象深刻的東西做些簡單的闡述。(1)分析題目確定設計方案。在分析題目的過程中一定要多查資料多聽取老師同學的意見，盡量站在別人的肩膀上少走彎路。對所選的題目也大概有了一些了解，下一步就是在這樣一個基礎上，綜合已有的資料來更透徹的分析題目。（2)查閱資料。上網(wǎng)查資料是必不可少的，目前各大搜索引擎都推出有自己特色的搜索服務，一定要找到適合自己的東西。第24頁，共27頁，2022年，5月20日，13點4分，星期四體會與總結(jié)(3)學習的能力。明確了問題并且分析了題目然后就是如何實現(xiàn)的問題了。這個時候?qū)W習能力顯得特別的重要。如何通過自己的努力把不明白的東西搞明白，這對學習的能力有很高的要求。接著自己開始編寫簡單的程序來檢驗一下學習的效果，理論學習和工作實際緊密結(jié)合起來。(4)要實際動手，防止眼高手底。在實踐中檢驗真理并發(fā)展真理。第25頁，共2