1、Alterra中文資資料FPGA在在軟件無(wú)線線電中的應(yīng)應(yīng)用介紹軟件無(wú)線電（SDR）是具有可重配置硬件平臺(tái)的無(wú)線設(shè)備，可以跨多種通信標(biāo)準(zhǔn)。它們因?yàn)楦偷某杀?、更大的靈活性和更高的性能，迅速稱為軍事、公共安全和商用無(wú)線領(lǐng)域的事實(shí)標(biāo)準(zhǔn)。SDR成為商用流行的主要原因之一是它能夠?qū)Χ喾N波形進(jìn)行基帶處理和數(shù)字中頻（IF）處理。IF處理將數(shù)字信號(hào)處理的領(lǐng)域從基帶擴(kuò)展到RF。支持基帶和中頻處理的能力增加了系統(tǒng)靈活性，同時(shí)減小了制造成本?；鶐幚頍o(wú)線標(biāo)準(zhǔn)不斷地發(fā)展，通過先進(jìn)的基帶處理技術(shù)如自適應(yīng)調(diào)制編碼、空時(shí)編碼（STC）、波束賦形和多入多出（MIMO）天線技術(shù)，支持更高的數(shù)據(jù)速率?；鶐盘?hào)處理器件需要巨大的處

2、理帶寬，以支持這些技術(shù)中大計(jì)算量的算法。例如，美國(guó)軍事聯(lián)合戰(zhàn)術(shù)無(wú)線系統(tǒng)（JTRS）定義了軍事無(wú)線中20多種不同的無(wú)線波形。一些更復(fù)雜的波形所需的計(jì)算能力在標(biāo)準(zhǔn)處理器上是每秒數(shù)百萬(wàn)條指令（MIPS），或者如果在FPGA實(shí)現(xiàn)是數(shù)千個(gè)邏輯單元。協(xié)處理器特性SDR基帶處理通常需要處理器和FPGA。在這類應(yīng)用中，處理器處理系統(tǒng)控制和配置功能，而FPGA實(shí)現(xiàn)大計(jì)算量的信號(hào)處理數(shù)據(jù)通道和控制，讓系統(tǒng)延遲最小。當(dāng)需要從一種標(biāo)準(zhǔn)切換至另一種標(biāo)準(zhǔn)時(shí)，處理器能夠動(dòng)態(tài)地在軟件的主要部分間切換，而FPGA能夠根據(jù)需要完全重新配置，實(shí)現(xiàn)特定標(biāo)準(zhǔn)的數(shù)據(jù)通道。FPGA可以作為協(xié)處理器同DSP和通用處理相連，這樣具有更高的系統(tǒng)

3、性能和更低的系統(tǒng)成本。自由地選擇在哪實(shí)現(xiàn)基帶處理算法為實(shí)現(xiàn)SDR算法提供了另一種方式的靈活性。 基帶部件也需要足夠靈活讓所需的SDR功能支持在同一種標(biāo)準(zhǔn)增強(qiáng)版本之間的移植，并能夠支持完全不同的標(biāo)準(zhǔn)?？删幊踢壿嫿Y(jié)合軟核處理器和IP，具有了提供在現(xiàn)場(chǎng)遠(yuǎn)程升級(jí)的能力。圖1 是一個(gè)框圖，其中FPGA能夠通過IP功能如Turbo編碼器、Reed-Solomon編碼器、符號(hào)交織器、符號(hào)映射器和IFFT，很容易地重配置支持WCDMA/HSPDA或802.16a標(biāo)準(zhǔn)的基帶發(fā)送功能。 圖1. 兩種無(wú)線信號(hào)的SDR基帶數(shù)據(jù)通道重配置例子數(shù)字IF處理數(shù)字頻率變化具有比傳統(tǒng)模擬無(wú)線處理方式更高的性能。FPGA提供了一

4、種高度靈活和集成的平臺(tái)，在這之上以合理的功率實(shí)現(xiàn)大計(jì)算量的數(shù)字IF功能，這在便攜系統(tǒng)中是一個(gè)關(guān)鍵的因素。能夠在FPGA實(shí)現(xiàn)的IF功能包括數(shù)字上變頻器（DUC）和下變頻器（DDC），以及數(shù)字預(yù)畸變（DPD）和波峰系數(shù)削減（CFR），幫助降低功放的成本和功率（見圖2）1. DUC:數(shù)字上變頻器 2. CFR: 波峰系數(shù)削減 3. DPD: 數(shù)字預(yù)畸變 4. DDC: 數(shù)字下變頻器 5. PA: 功放 6. LNA: 低噪放 圖2. 在SDR架構(gòu)中中頻處理單元例子數(shù)字上變頻器數(shù)字格式（在基帶處理單元和上變頻器之間一般需要）可以順利地加到上變頻器的前端。這項(xiàng)技術(shù)為上變頻器提供了全定制的前端，容許信道化

5、的高帶寬輸入數(shù)據(jù)。定制邏輯或軟核嵌入式處理器可用來(lái)控制上變頻器和FPGA中實(shí)現(xiàn)的基帶處理單元之間的接口。在數(shù)字上變頻中，輸入數(shù)據(jù)在用可調(diào)的載波頻率進(jìn)行正交調(diào)制之前經(jīng)過基帶濾波和插值。為了實(shí)現(xiàn)插值基帶有限沖激響應(yīng)（FIR）濾波器，必須在速度面積之間進(jìn)行權(quán)衡為特定的標(biāo)準(zhǔn)獲得優(yōu)化的固定或自適應(yīng)架構(gòu)。數(shù)控振蕩器核也能夠產(chǎn)生多種架構(gòu)，它們具有超過115db無(wú)寄生動(dòng)態(tài)范圍和非常的高性能。根據(jù)支持的頻率分配數(shù)量，在FPGA中可以很容易地例化多個(gè)上變頻器。波峰系數(shù)削減3G 基于CDMA的系統(tǒng)和多載波系統(tǒng)如正交頻分復(fù)用（OFDM）的信號(hào)具有很高的峰平比（波峰系數(shù)）。這樣的信號(hào)會(huì)極大地降低基站中功放的效率。對(duì)多波

6、形標(biāo)準(zhǔn)，在FPGA中實(shí)現(xiàn)的波峰系數(shù)削減技術(shù)是一種降低功放成本和復(fù)雜度的合算的方式。數(shù)字預(yù)畸變高速移動(dòng)數(shù)據(jù)傳輸采用非恒包絡(luò)調(diào)制技術(shù)如QPSK和正交幅度調(diào)制（QAM）。這對(duì)PA的線性度有嚴(yán)格的要求。DPD線性化技術(shù)，包括查找表和多項(xiàng)式方式都可以有效地在包含DSP塊的FPGA中實(shí)現(xiàn)。這些DSP塊中的乘法器可以在很高的時(shí)鐘速率下運(yùn)行，可以有效地分時(shí)實(shí)現(xiàn)復(fù)數(shù)乘法。當(dāng)SDR基站中使用FPGA時(shí)，F(xiàn)PGA可以為特定的標(biāo)準(zhǔn)重配置來(lái)實(shí)現(xiàn)合適的DPD算法，有效地線性化PA。數(shù)字下變頻器在接收器側(cè)，數(shù)字IF技術(shù)可以對(duì)IF信號(hào)進(jìn)行采樣，在數(shù)字域執(zhí)行信道化和采樣率轉(zhuǎn)換。使用降采樣技術(shù)，高頻IF信號(hào)（同時(shí)100MHz以上

7、）可以被量化。因?yàn)椴煌臉?biāo)準(zhǔn)有不同的碼片/比特速率，對(duì)SDR應(yīng)用需要非整數(shù)采樣率，把采樣數(shù)轉(zhuǎn)換為任何標(biāo)準(zhǔn)基本碼片/比特速率的整數(shù)倍。結(jié)論FPGA提供了通用的計(jì)算結(jié)構(gòu)，非常適合于軟件無(wú)線電中基帶和IF數(shù)字處理的需要。另外，結(jié)合通用處理器或DSP，它們作為通用處理器或DSP軟件處理的硬件協(xié)處理器，能夠增強(qiáng)功能，改善吞吐量，減小系統(tǒng)成本和降低系統(tǒng)功率。作者：Joel A. SeelyTechnical Marketing ManagerAutomotive, Industrial and Military Business UnitAltera Corporation采用編譯增增強(qiáng)技術(shù)，提提高高密度

8、度FPGAA設(shè)計(jì)工作作效率現(xiàn)場(chǎng)可編程程門陣列（FPGA）體系創(chuàng)新以及向90nm工藝技術(shù)的過渡顯著提高了FPGA的密度和性能。FPGA設(shè)計(jì)人員不僅需要更高的邏輯密度和更快的性能表現(xiàn)，還要求具有嵌入式處理器、數(shù)字信號(hào)處理（DSP）模塊以及其他硬件IP結(jié)構(gòu)等復(fù)雜的器件功能。但是，由于FPGA設(shè)計(jì)規(guī)模越來(lái)越大、越來(lái)越復(fù)雜，為了能夠抓住稍縱即逝的市場(chǎng)機(jī)會(huì)，設(shè)計(jì)人員必需盡快完成其設(shè)計(jì)。FPGA器器件供應(yīng)商商一直努力力提高編譯譯時(shí)間效率率，改善時(shí)時(shí)序逼近流流程，但是是卻無(wú)法滿滿足設(shè)計(jì)人人員更高效效工作的要要求。Allteraa Quaartuss II軟件件5.0增強(qiáng)強(qiáng)編譯技術(shù)術(shù)明顯縮短短設(shè)計(jì)迭代代時(shí)間，在

9、在關(guān)鍵性能能通路上進(jìn)進(jìn)行設(shè)計(jì)優(yōu)優(yōu)化，保持持性能已達(dá)達(dá)到要求的的區(qū)域特性性不變，該該技術(shù)是前前所未有的的，極大的的提高了設(shè)設(shè)計(jì)效率。編譯增強(qiáng)優(yōu)優(yōu)勢(shì)現(xiàn)在的一個(gè)個(gè)高級(jí)FPPGA標(biāo)準(zhǔn)準(zhǔn)編譯流程程包括RTTL綜合、布局布線線等，高密密度FPGGA的每次次設(shè)計(jì)編譯譯在任何情情況下都要要耗費(fèi)455分鐘到4個(gè)多小時(shí)時(shí)的時(shí)間，這這顯然限制制了設(shè)計(jì)人人員每天所所能進(jìn)行的的迭代次數(shù)數(shù)，可能會(huì)會(huì)少至兩次次，明顯減減緩了設(shè)計(jì)計(jì)過程。設(shè)設(shè)計(jì)人員采采用標(biāo)準(zhǔn)編編譯設(shè)計(jì)流流程來(lái)優(yōu)化化部分設(shè)計(jì)計(jì)時(shí)序性能能時(shí)也會(huì)降降低設(shè)計(jì)效效率。這種種優(yōu)化通常常不利于邏邏輯布局，影影響設(shè)計(jì)中中其他部分分的性能，不不得不進(jìn)行行額外的多多次設(shè)計(jì)迭迭代

10、。對(duì)于當(dāng)今的的高密度、高性能FFPGA設(shè)設(shè)計(jì)，必需具有有設(shè)計(jì)和調(diào)調(diào)試階段快快速迭代的的能力。Alteera QQuarttus III軟件5.00為高密度度FPGAA設(shè)計(jì)提供供了最先進(jìn)進(jìn)的技術(shù)，如如以前只有有專用集成成電路（AASIC）才才具有的增增強(qiáng)設(shè)計(jì)和和編譯能力力等。與相相應(yīng)的ASSIC相比比，F(xiàn)PGGA編譯效效率更高，ASIC即使采用增強(qiáng)方法，仍需要幾小時(shí)到幾天的時(shí)間來(lái)完成編譯，而FPGA編譯只需要幾分鐘到幾小時(shí)的時(shí)間。設(shè)計(jì)人員采采用Quaartuss II增增強(qiáng)編譯技技術(shù)，可以以逐步編譯譯其設(shè)計(jì)分分區(qū)，比進(jìn)進(jìn)行全部設(shè)設(shè)計(jì)的標(biāo)準(zhǔn)準(zhǔn)編譯時(shí)間間縮短近770%。性性能保留是是增強(qiáng)編譯譯技術(shù)的

11、另另一個(gè)主要要優(yōu)勢(shì)。通通過只對(duì)設(shè)設(shè)計(jì)中的一一個(gè)分區(qū)進(jìn)進(jìn)行編譯，可可以保持其其他部分的的性能和結(jié)結(jié)果不變。這種性能能保留特性性使設(shè)計(jì)人人員能夠以以更少的設(shè)設(shè)計(jì)迭代，更更高效的達(dá)達(dá)到時(shí)序逼逼近 Quarrtus II 55.0編譯譯增強(qiáng)設(shè)計(jì)計(jì)流程。編譯增強(qiáng)使使設(shè)計(jì)人員員能夠以邏邏輯和物理理分區(qū)的形形式組織設(shè)設(shè)計(jì)，進(jìn)行行綜合和適適配。只針針對(duì)特定設(shè)設(shè)計(jì)分區(qū)進(jìn)進(jìn)行新的編編譯，從而而能夠顯著著縮短設(shè)計(jì)計(jì)迭代時(shí)間間。編譯增增強(qiáng)特性有有助于基于于模塊的設(shè)設(shè)計(jì)，對(duì)沒沒有修改的的設(shè)計(jì)模塊塊，保持其其性能不變變。設(shè)計(jì)人人員還可以以只對(duì)特定定設(shè)計(jì)分區(qū)區(qū)采用物理理綜合等優(yōu)優(yōu)化技術(shù)，而而不改動(dòng)其其他模塊。傳統(tǒng)上，一一個(gè)

12、層次設(shè)設(shè)計(jì)在進(jìn)行行邏輯綜合合和適配之之前轉(zhuǎn)換為為單一的網(wǎng)網(wǎng)表，每修修改一次設(shè)設(shè)計(jì)，就要要對(duì)整個(gè)設(shè)設(shè)計(jì)進(jìn)行重重新編譯，減減緩了設(shè)計(jì)計(jì)過程。而而編譯增強(qiáng)強(qiáng)特性使設(shè)設(shè)計(jì)人員能能夠沿任意意層次邊界界劃分設(shè)計(jì)計(jì)分區(qū)。采采用Alttera Quarrtus II軟件件，可分別別對(duì)不同的的層次設(shè)計(jì)計(jì)分區(qū)進(jìn)行行綜合和適適配。分區(qū)區(qū)可以組合合、合并形形成網(wǎng)表后后，進(jìn)入后后面的Quuartuus III編譯流程程。重新編編譯設(shè)計(jì)時(shí)時(shí)，設(shè)計(jì)人人員可以為為每個(gè)分區(qū)區(qū)選擇使用用新的源代代碼、后綜綜合結(jié)果以以及后適配配結(jié)果。編譯增強(qiáng)設(shè)設(shè)計(jì)流程Quarttus III編譯增增強(qiáng)特性改改善了標(biāo)準(zhǔn)準(zhǔn)Quarrtus II設(shè)計(jì)計(jì)

13、流程，使使設(shè)計(jì)人員員能夠重新新使用、保保留前次編編譯結(jié)果，節(jié)節(jié)省編譯時(shí)時(shí)間。在一一個(gè)標(biāo)準(zhǔn)設(shè)設(shè)計(jì)流程中中，源代碼碼完成后，如如果修改設(shè)設(shè)計(jì)中的任任何部分，設(shè)設(shè)計(jì)都要重重新進(jìn)行編編譯，處理理源代碼，布布局所有邏邏輯。采用用這種方法法的原因之之一在于能能夠得到質(zhì)質(zhì)量最佳的的結(jié)果。通通過處理全全部設(shè)計(jì)，編編譯器能夠夠進(jìn)行全局局優(yōu)化，改改善面積大大小，提高高性能。但但是，對(duì)于于有些情況況，需要采采用增強(qiáng)編編譯設(shè)計(jì)流流程。當(dāng)選選好設(shè)計(jì)中中的一個(gè)分分區(qū)，并在在器件平面面布置中進(jìn)進(jìn)行布局后后，設(shè)計(jì)人人員可以加加速其設(shè)計(jì)計(jì)編譯時(shí)間間，而保持持結(jié)果質(zhì)量量不變，甚甚至提高結(jié)結(jié)果質(zhì)量。設(shè)計(jì)人員可可能希望在在設(shè)計(jì)主體體

14、完成后，在在設(shè)計(jì)后期期修改或優(yōu)優(yōu)化一個(gè)特特定模塊時(shí)時(shí)，采用編編譯增強(qiáng)技技術(shù)。在這這種情況下下，他們可可以保持沒沒有改動(dòng)的的模塊性能能不變，縮縮短后面迭迭代的編譯譯時(shí)間。編編譯增強(qiáng)特特性在有些些情況下，能能夠同時(shí)有有利于縮短短編譯時(shí)間間和達(dá)到時(shí)時(shí)序逼近。設(shè)計(jì)中有有些分區(qū)丟丟失或不完完整時(shí)，該該特性還可可以用于對(duì)對(duì)其他分區(qū)區(qū)進(jìn)行編譯譯和優(yōu)化。設(shè)計(jì)分區(qū)和和設(shè)計(jì)層次次通常的設(shè)計(jì)計(jì)實(shí)踐是生生成模塊化化或?qū)哟位脑O(shè)計(jì)，對(duì)對(duì)實(shí)體分別別進(jìn)行設(shè)計(jì)計(jì)，然后在在高級(jí)工程程中例化，形形成一個(gè)完完整的設(shè)計(jì)計(jì)。編譯增增強(qiáng)技術(shù)對(duì)對(duì)設(shè)計(jì)中的的每個(gè)實(shí)體體不自動(dòng)處處理為設(shè)計(jì)計(jì)分區(qū)；設(shè)設(shè)計(jì)人員必必需在該工工程頂層以以下，指定定一

15、個(gè)或多多個(gè)層次。生成分區(qū)區(qū)使編譯器器不對(duì)整個(gè)個(gè)分區(qū)邊界界進(jìn)行優(yōu)化化，但仍可可以通過對(duì)對(duì)每個(gè)分區(qū)區(qū)分別進(jìn)行行綜合和布布局，來(lái)實(shí)實(shí)現(xiàn)編譯增增強(qiáng)技術(shù)。 層次設(shè)設(shè)計(jì)使邊界界獨(dú)立的分分區(qū)能夠采采用編譯增增強(qiáng)技術(shù)。由于分區(qū)必必需由層次次化的邊界界進(jìn)行隔離離，因此分分區(qū)無(wú)法成成為一個(gè)層層次化實(shí)體體中邏輯的的一部分。形成一個(gè)個(gè)分區(qū)后，該該分區(qū)內(nèi)的的每個(gè)層次次化實(shí)體成成為同一分分區(qū)的組成成。設(shè)計(jì)人人員能夠在在一個(gè)已有有分區(qū)中，為為該層次化化實(shí)體生成成新的分區(qū)區(qū)，在這種種情況下，新新分區(qū)中的的實(shí)體不再再是更高級(jí)級(jí)別分區(qū)的的組成部分分。設(shè)計(jì)分區(qū)和和物理區(qū)域域編譯增強(qiáng)特特性的設(shè)計(jì)計(jì)分區(qū)為邏邏輯分區(qū)，有有別于器件件平面

16、布置置圖中的物物理區(qū)域，在在平面布置置圖中，對(duì)對(duì)大小和位位置進(jìn)行了了規(guī)定。一一個(gè)邏輯設(shè)設(shè)計(jì)分區(qū)不不是指器件件的物理部部分，不用用于直接控控制邏輯布布局。一個(gè)邏輯設(shè)設(shè)計(jì)分區(qū)在在設(shè)計(jì)層次次之間建立立一個(gè)虛擬擬邊界，因因此每個(gè)分分區(qū)分別進(jìn)進(jìn)行編譯，彼彼此之間不不會(huì)發(fā)生邏邏輯優(yōu)化。在采用編編譯增強(qiáng)技技術(shù)建立設(shè)設(shè)計(jì)時(shí)，建建議設(shè)計(jì)人人員將每個(gè)個(gè)設(shè)計(jì)分區(qū)區(qū)分配給一一個(gè)物理區(qū)區(qū)域，來(lái)提提高結(jié)果質(zhì)質(zhì)量。生成設(shè)計(jì)分分區(qū)的建議議設(shè)計(jì)人員規(guī)規(guī)劃設(shè)計(jì)時(shí)時(shí)，應(yīng)牢記記每個(gè)分區(qū)區(qū)的大小和和范圍，以以及設(shè)計(jì)中中的不同部部分在設(shè)計(jì)計(jì)過程中會(huì)會(huì)怎樣變化化。由于采采用分區(qū)時(shí)時(shí)，不會(huì)出出現(xiàn)交叉邊邊界優(yōu)化，設(shè)設(shè)計(jì)結(jié)果質(zhì)質(zhì)量以及性性能會(huì)隨

17、著著分區(qū)數(shù)量量的增加而而下降。因因此，盡管管更多的分分區(qū)能夠更更大的縮短短編譯時(shí)間間，設(shè)計(jì)人人員還是應(yīng)應(yīng)該限制分分區(qū)數(shù)量，防防止結(jié)果質(zhì)質(zhì)量下降。在ASICC設(shè)計(jì)流程程中，設(shè)計(jì)計(jì)人員要記記錄每個(gè)分分區(qū)的輸入入和輸出端端口，盡可可能避免越越過分區(qū)邊邊界的任何何時(shí)延。此此外，設(shè)計(jì)計(jì)人員應(yīng)盡盡量減少越越過分區(qū)邊邊界的通路路數(shù)量，以以簡(jiǎn)化時(shí)序序逼近處理理，也應(yīng)盡盡可能以時(shí)時(shí)鐘域來(lái)劃劃分區(qū)域。生成設(shè)計(jì)平平面布置圖圖一旦完成設(shè)設(shè)計(jì)分區(qū)后后，設(shè)計(jì)人人員應(yīng)在器器件中為每每個(gè)分區(qū)分分配一個(gè)物物理位置。分區(qū)設(shè)計(jì)計(jì)生成平面面布置圖的的最簡(jiǎn)單辦辦法是對(duì)每每個(gè)分區(qū)（包包括頂層分分區(qū)）生成成一個(gè)物理理位置約束束。對(duì)于采用編

18、編譯增強(qiáng)的的設(shè)計(jì)而言言，平面布布置圖位置置規(guī)劃非常常重要，這這是因?yàn)楫?dāng)當(dāng)器件中某某個(gè)區(qū)域的的多數(shù)資源源已經(jīng)占用用時(shí)，它可可以幫助避避免適配器器向該區(qū)域域放置或替替換部分設(shè)設(shè)計(jì)。在這這種情況下下，其他分分區(qū)的后適適配網(wǎng)表布布局迫使適適配器在器器件的空閑閑部分放置置新的或修修改后的分分區(qū)。這樣樣做會(huì)直接接導(dǎo)致兩個(gè)個(gè)不利結(jié)果果。第一，由由于物理約約束的數(shù)量量增多，適適配器必需需全速運(yùn)轉(zhuǎn)轉(zhuǎn)，因此編編譯時(shí)間明明顯延長(zhǎng)。第二，由由于目標(biāo)分分區(qū)的布局局分散在器器件中，因因此結(jié)果質(zhì)質(zhì)量會(huì)下降降，有時(shí)甚甚至非常顯顯著。 帶帶有位置分分配的典型型器件平面面布置圖。 不帶帶有位置分分配的典型型器件平面面布置圖。利用

19、Quaartuss II早早期時(shí)序估估算器的優(yōu)優(yōu)勢(shì)早期時(shí)序估估算器不必必進(jìn)行完整整的設(shè)計(jì)編編譯，即可可提供準(zhǔn)確確的設(shè)計(jì)時(shí)時(shí)序估算。估算結(jié)果果平均在實(shí)實(shí)際設(shè)計(jì)性性能的111以內(nèi)。設(shè)計(jì)人員員可以采用用時(shí)序逼近近平面布置置圖編輯器器來(lái)查看該該功能生成成的“布局估算算”，識(shí)別出出關(guān)鍵通路路，根據(jù)需需要加入或或修改平面面布置圖約約束。然后后，早期時(shí)時(shí)序估算器器能夠迅速速評(píng)估平面面布置圖位位置分配或或邏輯修改改的效果，對(duì)對(duì)設(shè)計(jì)變量量進(jìn)行快速速迭代，幫幫助設(shè)計(jì)人人員找到最最佳方案。分區(qū)和平面面布置圖方方案成功的的關(guān)鍵設(shè)計(jì)人員在在為結(jié)果生生成平面布布置圖位置置分配之前前，應(yīng)對(duì)結(jié)結(jié)果進(jìn)行比比較，如果果不能符合合

20、以下準(zhǔn)則則，應(yīng)考慮慮采用其他他方案： 在在設(shè)計(jì)分區(qū)區(qū)完成和生生成平面布布置圖位置置分配之后后，不應(yīng)觀觀察到fMAX劣化化。在許多多情況下，允允許fMAX略有有增加。 在設(shè)計(jì)分分區(qū)完成和和生成平面面布置圖位位置分配之之后，面積積增加不應(yīng)應(yīng)超過5。 布布線階段花花費(fèi)的時(shí)間間不應(yīng)明顯顯增加。如如果布線時(shí)時(shí)間明顯增增加，平面面布置圖位位置分配可可能產(chǎn)生了了大量的布布線擁塞。為幫助修改改和優(yōu)化每每個(gè)分區(qū)的的位置分配配，設(shè)計(jì)人人員可采用用Quarrtus II軟件件的時(shí)序逼逼近平面布布置圖來(lái)確確定布線擁?yè)砣膮^(qū)域域。結(jié)論Alterra Quuartuus III編譯增強(qiáng)強(qiáng)技術(shù)顯著著縮短了設(shè)設(shè)計(jì)迭代時(shí)時(shí)間，

21、其性能保保留特性是是前所未有有的，極大大的提高了了設(shè)計(jì)人員員工作效率率。設(shè)計(jì)人人員采用該該技術(shù)每天天能夠進(jìn)行行4至5次的高密密度FPGGA設(shè)計(jì)迭迭代，而采采用傳統(tǒng)編編譯方法只只能進(jìn)行11至2次迭代，設(shè)設(shè)計(jì)迭代時(shí)時(shí)間減少近近70%，明明顯縮短了了全部開發(fā)發(fā)時(shí)間。編編譯增強(qiáng)特特性實(shí)現(xiàn)的的性能保留留功能使設(shè)設(shè)計(jì)人員能能夠以更少少的設(shè)計(jì)迭迭代，更高高效的達(dá)到到時(shí)序逼近近復(fù)用器重構(gòu)構(gòu)降低FPPGA成本本摘要本文介紹了了一種新的的能夠降低低FPGAA實(shí)際設(shè)計(jì)計(jì)20成本本的綜合算算法。該算算法通過減減少?gòu)?fù)用器器所需查找找表（LUUT）的數(shù)數(shù)量來(lái)實(shí)現(xiàn)現(xiàn)。算法以以效率更高高的4:11復(fù)用器替替代2:11復(fù)用器樹

22、樹。算法性性能關(guān)鍵在在于尋找總總線上出現(xiàn)現(xiàn)的復(fù)用器器數(shù)量。新新的優(yōu)化方方法占用一一定的邏輯輯，這些邏邏輯由總線線進(jìn)行分擔(dān)擔(dān)，從而減減少了總線線上每個(gè)比比特位所需需的邏輯。關(guān)鍵詞FPGA、復(fù)用器、重構(gòu)、重重新編碼、總線、邏邏輯優(yōu)化、綜合。1. 引言言復(fù)用器是數(shù)數(shù)據(jù)通道常常用的構(gòu)建建模塊，被被廣泛應(yīng)用用在處理器器1、處處理器總線線、網(wǎng)絡(luò)交交換，甚至至是資源共共享的DSSP設(shè)計(jì)中中。據(jù)估計(jì)計(jì)，復(fù)用器器一般要占占用一個(gè)FFPGA設(shè)設(shè)計(jì)2 25%以上的面面積。因此此，優(yōu)化FFPGA設(shè)設(shè)計(jì)的關(guān)鍵鍵在于怎樣樣優(yōu)化復(fù)用用器。本文介紹了了一種新的的復(fù)用器重重構(gòu)算法，該該算法減小小了復(fù)用器器在基于44輸入查找找表

23、（4-LUT）FPGAA體系結(jié)構(gòu)構(gòu)中所占用用的面積。基準(zhǔn)測(cè)試試結(jié)果表明明復(fù)用器平平均減少了了17%，在在一些設(shè)計(jì)計(jì)中，4-LUT整整體減少220%。2.1節(jié)闡闡述了復(fù)用用器是如何何由行為級(jí)級(jí)VHDLL4或或Veriilog5代碼碼產(chǎn)生的，2.2和2.3節(jié)闡述復(fù)用器樹和復(fù)用器總線在設(shè)計(jì)中是怎樣生成的。2.4節(jié)說(shuō)明這些結(jié)構(gòu)怎樣由4-LUT實(shí)現(xiàn)，闡述如何采用兩個(gè)4-LUT有效實(shí)現(xiàn)一個(gè)4:1二進(jìn)制復(fù)用器。第 REF _Ref97560363 r h * MERGGEFORRMAT 3節(jié)介紹了了一種叫做做壓縮的新新技術(shù)，該該技術(shù)附加加一些控制制邏輯，將將多個(gè)2:1復(fù)用器器重新組合合為有效的的4:1復(fù)用用

24、器，從而而減少了為為總線上每每一個(gè)比特特位實(shí)現(xiàn)復(fù)復(fù)用器所需需要的4-LUT數(shù)數(shù)量，所附附加的控制制邏輯代價(jià)價(jià)由整個(gè)總總線來(lái)分擔(dān)擔(dān)。優(yōu)化復(fù)復(fù)用器總線線是復(fù)用器器重構(gòu)算法法的核心。4.1節(jié)闡闡述復(fù)用器器重構(gòu)算法法如何構(gòu)建建設(shè)計(jì)中的的復(fù)用器樹樹總線。 REF _Ref97605769 r h * MMERGEEFORMMAT 44.2節(jié)的的重構(gòu)方法法用于執(zhí)行行 REF _Ref97605782 r h * MERGGEFORRMAT 4.3節(jié)中中定義的均均衡算法。均衡增加加了由壓縮縮生成的有有效4:11復(fù)用器的的數(shù)量。第5節(jié)總結(jié)結(jié)了在Allteraa Quaartuss II集集成綜合中中運(yùn)行的整整

25、個(gè)算法。第 REF _Ref97605805 r h * MERRGEFOORMATT 6節(jié)列出了了來(lái)自1220個(gè)Alteera真實(shí)實(shí)用戶設(shè)計(jì)計(jì)實(shí)例的基基準(zhǔn)測(cè)試結(jié)結(jié)果，測(cè)試試表明面積積減少超過過20%，平平均節(jié)省了了4.2%。2. 背景景知識(shí)2.1 復(fù)復(fù)用器在設(shè)設(shè)計(jì)中是怎怎樣實(shí)現(xiàn)的的行為級(jí)HDDL設(shè)計(jì)中中的任何條條件代碼通通常會(huì)綜合合為復(fù)用器器。本節(jié)闡闡述兩個(gè)最最常用的復(fù)復(fù)用器生成成代碼實(shí)例例。圖1是VHHDL的casee聲明及其其2:1復(fù)用用器樹的實(shí)實(shí)現(xiàn)。采用用Veriilog casee聲明的“paraallell casse”指令5可產(chǎn)生相相似的結(jié)果果。注意，并不不是所有的的casee聲

26、明將可可能的事件件都描述清清楚，需要要依靠“defaault”或者“otheers”條件來(lái)進(jìn)進(jìn)一步說(shuō)明明。在這些些情況下，可可以繼續(xù)將將casee聲明表征征為2:11復(fù)用器樹樹，但是這這種樹結(jié)構(gòu)構(gòu)可能達(dá)不不到平衡。 REF _Ref87828357 h * MMERGEEFORMMAT 圖圖2顯示了“if-thhen-eelse”聲明是怎怎樣產(chǎn)生一一個(gè)2:11復(fù)用器鏈鏈的。Veriilog的的“?:”和非平行行casees可同樣產(chǎn)產(chǎn)生相似的的結(jié)構(gòu)。注注意，復(fù)用用器鏈確保保如果第一一個(gè)if條件為為“真”，將選擇擇“a”數(shù)據(jù)輸入入，而復(fù)用用器其他部部分將被忽忽略。本文闡述的的復(fù)用器重重構(gòu)算法應(yīng)應(yīng)用

27、于2:1復(fù)用器器。綜合工工具由行為為級(jí)代碼開開始通常會(huì)會(huì)生成較大大的復(fù)用器器。較大的的復(fù)用器總總是被分解解為2:11復(fù)用器樹樹，如何實(shí)實(shí)現(xiàn)這種分分解已經(jīng)超超出本文討討論范圍。2.2 復(fù)復(fù)用器樹設(shè)計(jì)中復(fù)用用器之間的的饋入是常常見的現(xiàn)象象。例如，在一段HDDL代碼中中，如下面面的 REF _Ref88915488 h * MERGEFORMAT * MERRGEFOORMATT 圖3所示，iff-theen-ellse聲明明中含有ccase聲聲明就會(huì)產(chǎn)產(chǎn)生這種現(xiàn)現(xiàn)象。在復(fù)用器重重構(gòu)算法中中，識(shí)別出出較大的復(fù)復(fù)用器樹對(duì)對(duì)于盡可能能減少面積積是非常重重要的。2.3 復(fù)復(fù)用器總線線VHDL信信號(hào)或Vee

28、riloog線寬通通常會(huì)超過過一個(gè)比特特位。當(dāng)采采用if-thenn-elsse和casee聲明時(shí)，將將會(huì)生成大大量具有不不同數(shù)據(jù)輸輸入的相同同復(fù)用器樹樹，圖4是一個(gè)實(shí)實(shí)例。一組具有相相同結(jié)構(gòu)的的復(fù)用器稱稱為復(fù)用器器樹總線。本文闡述的的復(fù)用器重重構(gòu)技術(shù)采采用了新的的對(duì)整個(gè)復(fù)復(fù)用器總線線進(jìn)行優(yōu)化化的方法，它它通過由44.1節(jié)中中進(jìn)一步闡闡述的總線線識(shí)別和形形成技術(shù)來(lái)來(lái)實(shí)現(xiàn)。2.4 復(fù)復(fù)用器代價(jià)價(jià)在許多情況況下，每個(gè)個(gè)2:1復(fù)用用器都需要要一個(gè)單獨(dú)獨(dú)的4-LLUT。這這樣，圖11和圖2中的復(fù)用用器結(jié)構(gòu)都都需要三個(gè)個(gè)4-LUUT。盡管管這些結(jié)構(gòu)構(gòu)控制編碼碼不同，但但是它們都都具有4個(gè)不同的的數(shù)據(jù)輸入

29、入，因此可可以當(dāng)作44:1復(fù)用用器。本節(jié)節(jié)闡述如何何實(shí)現(xiàn)只需需要兩個(gè)44-LUTT的4:1復(fù)用用器。圖5是控制制輸入S00低電平時(shí)時(shí)，一個(gè)有有效的4:1復(fù)用器器是如何工工作的。44:1復(fù)用用器由兩個(gè)個(gè)鏈接在一一起的4-LUT（陰陰影框所示示）構(gòu)成。每個(gè)4-LUT被被設(shè)置為含含有陰影框框中的邏輯輯功能。如如白框所示示，復(fù)用器器含有四個(gè)個(gè)輸入a、b、c和d，以及兩兩個(gè)控制輸輸入S0和S1。S0低電平平時(shí)，低位位控制比特特S1在輸入入c和d中進(jìn)行選選擇，其結(jié)結(jié)果通過第第二個(gè)4-LUT，將將a或者b輸入旁路路。圖6是控制制輸入S00高電平時(shí)時(shí)，一個(gè)有效效的4:11復(fù)用器是是如何工作作的。低位位控制比特

30、特S1旁路c和d輸入，直直接進(jìn)入第第二個(gè)4-LUT，對(duì)對(duì)a或者b輸入進(jìn)行行選擇，其其結(jié)果成為為第二個(gè)44-LUTT的輸出。第3節(jié)描述述的壓縮算算法采用這這種有效的的4:1復(fù)用用器，重新新實(shí)現(xiàn)復(fù)用用器結(jié)構(gòu)，達(dá)達(dá)到了減小小面積的目目的。3. 壓縮縮壓縮是將低低效的4:1復(fù)用器器實(shí)現(xiàn)轉(zhuǎn)換換為高效實(shí)實(shí)現(xiàn)的過程程。復(fù)用器器重構(gòu)算法法的面積節(jié)節(jié)省由壓縮縮實(shí)現(xiàn)。但是，在不不同的復(fù)用用器表征中中進(jìn)行轉(zhuǎn)換換，通常需需要附加控控制邏輯。實(shí)際上，由由于附加邏邏輯結(jié)構(gòu)抵抵消了使用用高效復(fù)用用器結(jié)構(gòu)的的優(yōu)勢(shì)，這這種轉(zhuǎn)換很很少能夠產(chǎn)產(chǎn)生真正的的面積節(jié)省省。而復(fù)用用器重構(gòu)算算法采用新新穎的將整整個(gè)復(fù)用器器總線進(jìn)行行轉(zhuǎn)換的方

31、方法，這樣樣，總線上上的多個(gè)復(fù)復(fù)用器可以以共享控制制邏輯，因因此，改善善后的復(fù)用用器結(jié)構(gòu)優(yōu)優(yōu)勢(shì)可通過過總線上的的每個(gè)復(fù)用用器來(lái)實(shí)現(xiàn)現(xiàn)。圖7顯示了了如何將三三個(gè)2:11復(fù)用器組組成的優(yōu)先先級(jí)鏈轉(zhuǎn)換換為一個(gè)44:1二進(jìn)進(jìn)制復(fù)用器器。假設(shè)控控制輸入由由不相關(guān)的的邏輯饋入入，那么這這種轉(zhuǎn)換至至多需要兩兩個(gè)額外的的4-LUUT控制邏邏輯。如果果最初的復(fù)復(fù)用器至少少占用三個(gè)個(gè)4-LUUT，而4:11復(fù)用器只只需要兩個(gè)個(gè)即可實(shí)現(xiàn)現(xiàn)，那么這這種轉(zhuǎn)換將將節(jié)省3寬度或者者更寬總線線的面積。圖8顯示了了如何將一一組排列成成樹的2:1復(fù)用器器轉(zhuǎn)換為一一個(gè)4:11復(fù)用器。在這種情情況下，通通過仔細(xì)為為4:1復(fù)用用器選擇

32、編編碼方式，使使S0在（A、B）和（C、D）之間進(jìn)進(jìn)行選擇，限限制附加控控制邏輯，只只加入最多多一個(gè)4-LUT。此時(shí)，這這種轉(zhuǎn)換將將節(jié)省2寬度或者者更寬總線線的面積。一般來(lái)講，任任何的三個(gè)個(gè)2:1復(fù)用用器組都可可以通過圖圖7或圖8的方式轉(zhuǎn)轉(zhuǎn)換為一個(gè)個(gè)4:1復(fù)用用器。但是是，這兩種種轉(zhuǎn)換必須須在寬度大大于2的復(fù)用器器總線上進(jìn)進(jìn)行，以減減小所需44-LUTT的數(shù)量，實(shí)實(shí)際上，如如果這兩種種轉(zhuǎn)換不在在總線上進(jìn)進(jìn)行，將沒沒有意義?？偩€上2:1復(fù)用器器三聯(lián)重新新編碼是復(fù)復(fù)用器重構(gòu)構(gòu)算法的核核心。下一一節(jié)將闡述述形成數(shù)量量最多三聯(lián)聯(lián)的新方法法。4. 復(fù)用用器總線4.1 “庫(kù)”的構(gòu)造壓縮減小了了其所編碼碼的

33、每一個(gè)個(gè)2:1復(fù)用用器三聯(lián)面面積，因此此，壓縮應(yīng)應(yīng)用在較大大的復(fù)用器器樹上最有有效。本節(jié)節(jié)闡述大型型復(fù)用器樹樹是如何構(gòu)構(gòu)建的。設(shè)設(shè)計(jì)中所有有的總線都都將被存儲(chǔ)儲(chǔ)在一種稱稱為“庫(kù)”的數(shù)據(jù)結(jié)結(jié)構(gòu)中。復(fù)用器樹采采用下面的的方法構(gòu)建建。設(shè)計(jì)中中所有2:1復(fù)用器器以反向深深度順序排排列。這意意味著那些些離寄存器器或者輸出出引腳最近近的復(fù)用器器將排在列列表前面。然后從頭頭至尾掃描描列表，尋尋找每一個(gè)個(gè)2:1復(fù)用用器，如果果其輸出僅僅與另一個(gè)個(gè)2:1復(fù)用用器相連，則則將該復(fù)用用器和與其其相連的復(fù)復(fù)用器一起起加到復(fù)用用器樹中。否則，將將此2:11復(fù)用器作作為一個(gè)新新復(fù)用器樹樹的首復(fù)用用器。以此此方式來(lái)構(gòu)構(gòu)建的

34、復(fù)用用器樹含有有最大數(shù)量量的復(fù)用器器。如果復(fù)用器器樹中復(fù)用用器的所有有數(shù)據(jù)輸入入均不是由由同一個(gè)樹樹中其他的的2:1復(fù)用用器饋入，則則稱此復(fù)用用器為初級(jí)級(jí)輸入（對(duì)對(duì)整個(gè)樹而而言）。一旦所有的的復(fù)用器樹樹已經(jīng)形成成，則將其其合并成總總線。如果果兩個(gè)復(fù)用用器樹要并并入同一個(gè)個(gè)總線，它它們必須具具有相同的的結(jié)構(gòu)，即即，2:11復(fù)用器的的排列相同同，并且每每個(gè)都有完完全一致的的控制輸入入。這可以以通過根據(jù)據(jù)復(fù)用器結(jié)結(jié)構(gòu)，對(duì)所所有復(fù)用器器樹列表排排序來(lái)實(shí)現(xiàn)現(xiàn)，在列表表中將結(jié)構(gòu)構(gòu)相同的樹樹靠近排列列。總線可可直接由結(jié)結(jié)構(gòu)相同的的樹構(gòu)成。通過規(guī)則選選取來(lái)實(shí)現(xiàn)現(xiàn)總線寬度度最大化。寬總線可可以將由壓壓縮引入的的

35、控制邏輯輯開銷降低低到最小。4.2 重重構(gòu) REF _Ref97605782 r h * MMERGEEFORMMAT 44.3節(jié)描描述均衡方方法，該方方法能夠使使壓縮得到到的面積減減小最大化化。均衡建建立在重構(gòu)構(gòu)的基礎(chǔ)上上，其概念念由本節(jié)給給出。通過2:11復(fù)用器所所饋入的一一個(gè)2:11復(fù)用器，重重構(gòu)移動(dòng)該該復(fù)用器及及其一個(gè)輸輸入。圖99顯示了陰陰影復(fù)用器器與其“f”輸入的重重構(gòu)。為保保持原始復(fù)復(fù)用器總線線的功能，需需要附加一一些控制邏邏輯。這些些控制邏輯輯同樣可以以由總線上上的每一個(gè)個(gè)復(fù)用器樹樹來(lái)分擔(dān)。圖9中，重重新編碼邏邏輯(c66 ANDD (NOOT c33)必須須確保當(dāng)cc1、c3

36、為“假”而c6為“真”時(shí)，選擇擇輸入“f”（與轉(zhuǎn)換換前的情況況一致）。同樣，當(dāng)當(dāng)c1、c3、c6為“假”時(shí)，選擇擇輸入“g”，即(c66 ANDD (NOOT c33)也是是“假”。重構(gòu)轉(zhuǎn)換將將選中的復(fù)復(fù)用器進(jìn)一一步向復(fù)用用器樹頂端端移動(dòng)。因因此，不斷重復(fù)復(fù)重構(gòu)轉(zhuǎn)換換，可以將將任意位置置的復(fù)用器器向頂端移移動(dòng)。4.3 均均衡壓縮通過轉(zhuǎn)轉(zhuǎn)換2:11復(fù)用器三三聯(lián)，能夠夠減少實(shí)現(xiàn)現(xiàn)復(fù)用器總總線所需的的4-LUUT數(shù)量。但是，如如果不進(jìn)行行復(fù)用器樹樹重構(gòu)，有有些結(jié)構(gòu)是是不可能得得到最佳三三聯(lián)分組的的。例如，無(wú)無(wú)法將圖110中所有有的2:11復(fù)用器進(jìn)進(jìn)行分組，這這是因?yàn)槊棵恳环N可能能的分組都都將會(huì)剩余余

37、一個(gè)2:1復(fù)用器器而無(wú)法處處理。均衡的目的的在于通過過最少的重重構(gòu)得到最最佳的壓縮縮。對(duì)于圖圖10的例子子，可以采采用圖111所示的方方法，得到到兩組2:1復(fù)用器器三聯(lián)。均衡算法由由圖12的遞歸歸定義。由由首復(fù)用器器開始，算算法首先均均衡復(fù)用器器樹左面和和右面數(shù)據(jù)據(jù)輸入。均均衡返回還還沒有連接接為三聯(lián)的的2:1復(fù)用用器的數(shù)量量。均衡確確保形成盡盡可能多的的三聯(lián)，這這樣只會(huì)剩剩余一個(gè)或或者兩個(gè)22:1復(fù)用用器，甚至至沒有剩余余。Balannce( m ) if (iis_a_ mulltipllexerr (m) numm_muxxes = 1; / Couunt tthis mux numm_

38、muxxes += Baalancce(m。leftt); numm_muxxes += Baalancce(m。righht); if (numm_muxxes = 3) iif (nnum_mmuxess = 4) Appply trannsforrmatiion sshownn in Figuure 113; elsse iff (nuum_muuxes = 55) Appply trannsforrmatiion sshownn in Figuure 114; nnum_mmuxess = nnum_mmuxess 33; retturn num_muxees; elsse reetu

39、rnn 0; / priimaryy inpput: 0 muuxes圖12: 均衡算算法均衡中的任任何階段，都都需要對(duì)11到5個(gè)2:1復(fù)用用器進(jìn)行均均衡（從左左側(cè)分支開開始最多兩兩個(gè)，從右右側(cè)分支開開始為兩個(gè)個(gè)，還要算算上當(dāng)前的的2:1復(fù)用用器本身）。1或2個(gè)復(fù)用器器不會(huì)形成成更多的三三聯(lián)，而33個(gè)復(fù)用器器總是能夠夠形成三聯(lián)聯(lián)。4或5個(gè)復(fù)用器器則需要進(jìn)進(jìn)行重構(gòu)，以以免剩余無(wú)無(wú)法處理的的復(fù)用器，這這種重構(gòu)方方法在圖113和圖14中示出出。5. 算法法總結(jié)本文引入了了復(fù)用器樹樹總線概念念，描述了了可用來(lái)提提高壓縮性性能的均衡衡方法，壓壓縮以效率率更高的44:1復(fù)用用器來(lái)替代代2:1復(fù)用用器三聯(lián)。

40、圖15顯示了了全部復(fù)用用器重構(gòu)算算法。Conveert_ Multtipleexerss_to_2:1ss ( )Form_Multtipleexer_Treees( )Mergee_Mulltipllexerr_Treees_iinto_Bussses( )Foreaach bbus Balannce(bbus) / (Miniimallly reearraange 2:1 intoo triipless)Comprress(bus) / (Connvertt 2:11 triipless intto effficiient 4:1s) 圖15: 復(fù)用器器重構(gòu)算法法復(fù)用器重構(gòu)構(gòu)算法性能能依賴

41、于對(duì)對(duì)較大復(fù)用用器樹總線線的識(shí)別。由于復(fù)用用器重構(gòu)算算法在整個(gè)個(gè)總線上分分擔(dān)控制邏邏輯，因此此，總線越越寬，壓縮縮的效果就就越明顯。優(yōu)化會(huì)減減小復(fù)用器器樹間的相相似性，從從而減小所所尋找的總總線寬度，因因此在復(fù)用用器重構(gòu)之之前，應(yīng)盡盡量避免優(yōu)優(yōu)化。復(fù)用器重構(gòu)構(gòu)以分解大大的復(fù)用器器為2:11復(fù)用器開開始。設(shè)計(jì)計(jì)中所有22:1復(fù)用用器都用于于形成4.1節(jié)所描描述的復(fù)用用器樹。結(jié)結(jié)構(gòu)相似的的復(fù)用器樹樹然后合并并形成4.1節(jié)中的的總線結(jié)構(gòu)構(gòu)。算法的主要要部分依次次優(yōu)化每一一個(gè)總線。均衡將22:1復(fù)用用器重新排排列為三聯(lián)聯(lián)，這樣在在壓縮階段段，每個(gè)三三聯(lián)能夠重重新編碼為為效率更高高的4:11復(fù)用器6. 結(jié)果果本文所闡述述的算法已已經(jīng)集成到到Alteera QQuarttus III 4.2綜合軟軟件中。 REF _Ref88915936 * MMERGEEFORMMAT 圖圖16顯示1200個(gè)真實(shí)用用戶設(shè)計(jì)中中，Alttera基基準(zhǔn)測(cè)試的的面積減小小結(jié)果。結(jié)果表明，一一些設(shè)計(jì)所所需的LUUT數(shù)量減減小了200%，超過過40