1、中國(guó)集成電路CICChinalntger at ed CircuBt設(shè)計(jì)總線時(shí)鐘結(jié)構(gòu)科利登系統(tǒng)有限公司5 4 （總第8 8期）20C? &ht/p/中國(guó)集成電路CICChinalntger at ed CircuBt5 4 （總第8 8期）20C? &ht/p/中國(guó)集成電路CICChinalntger at ed CircuBt大部分并行總線和高速串行總線的區(qū)別主要在于發(fā)送端和接收端不同的同步方式。由于其很高的復(fù)雜性，總線時(shí)鐘結(jié)構(gòu)成為芯片架構(gòu)的最主要部分 表1）傳統(tǒng)的中心時(shí)鐘并行總線受co rteobu時(shí)鐘速度比率的限制高并行總線會(huì)有數(shù)據(jù)和時(shí)鐘之間的偏差問(wèn)題總線自己擁有 “本地

2、“時(shí)鐘的結(jié)構(gòu)稱作源同 步結(jié)構(gòu)源同步總線可以使用以下三種總線時(shí)鐘結(jié)構(gòu)之一： 時(shí)鐘前向（Clcfckwar1總n線專 用的一直運(yùn)行的時(shí)鐘信號(hào) 鎖定前向（Laifchward i總ng專用的，傳送數(shù)據(jù)時(shí)才有效的lat信號(hào)h 嵌入時(shí)鐘（Embe止do dk沒(méi)有專 門的時(shí)鐘信號(hào)，時(shí)序信息從數(shù)據(jù)信號(hào)中提取表1總線時(shí)鐘結(jié)構(gòu)的分類及應(yīng)用井行嶽鏗曲刑涉LFttHiFCFScAHi+:ncF -1刊升皚nHwwTFantRt RipMlO.S«ridM：它：-flDOU'tpfl廚F ：'.l IWs -1 啟 CbpH看白州10 QbCrt：和瞿樸¥応址 i.m艷MV曲離專用

3、訥吋種苗J u 訂牡rgn* 甘死 UWd 呵1W T聲"以往的總線系統(tǒng)中，發(fā)送端和接收端的器件都與同一個(gè)時(shí)鐘源同步。并行總線上的數(shù)據(jù)都以同一個(gè)中心時(shí)鐘或者由中心時(shí)鐘直接產(chǎn)生的信號(hào)作為參考。這種結(jié)構(gòu)可以簡(jiǎn)化總線接口的設(shè)計(jì) ，這種芯片的 規(guī)格也必須保證總線上的數(shù)據(jù)在時(shí)鐘的上升沿一段時(shí)間后岀現(xiàn)并穩(wěn)定一段固定的時(shí)間 。這些規(guī)格參數(shù) 的測(cè)試可以通過(guò)量產(chǎn)芯片測(cè)試設(shè)備來(lái)完成。它們的測(cè)試項(xiàng)目有一些通用的術(shù)語(yǔ) ，比如說(shuō)tu數(shù)據(jù)建立時(shí) 間）和t Od數(shù)據(jù)保持時(shí)間）等。當(dāng)數(shù)據(jù)率增加和并行的 通道數(shù)目增加時(shí) ，這種中心時(shí)鐘結(jié)構(gòu)就會(huì)岀現(xiàn)問(wèn)題 當(dāng)同一中心時(shí)鐘配置給多個(gè)芯片使用時(shí)，這種問(wèn)題變得更加明顯。時(shí)序偏差

4、（Timi ng ew）中心時(shí)鐘結(jié)構(gòu)產(chǎn)生問(wèn)題的原理就是圖1所示的時(shí)序偏差（timing w當(dāng)發(fā)送芯片發(fā)送完全相同 的信號(hào)時(shí)，接收芯片在各個(gè)路徑接收到的信號(hào)存在 的時(shí)序差別就是時(shí)序偏差。由于PC板走線、層間互連以及芯片封裝等各方面的原因，各個(gè)路徑之間的差別是永遠(yuǎn)存在的 。II III II iHl M II Ictock n r rLtlTIllTI 4"一 1-.辛 «trniTir=*圖1數(shù)據(jù)路徑的時(shí)序偏差圖1可以看到接收端的芯 片E岀現(xiàn)了時(shí)序偏 差。這種偏差一般是由PC!走線長(zhǎng)度不一致引起的。雖然好的 PC板設(shè)計(jì)可以減小這種差別，但是5 4 （總第8 8期）20C? &

5、amp;ht/p/中國(guó)集成電路CICChinalntger at ed CircuBt5 4 （總第8 8期）20C? &ht/p/中國(guó)集成電路Chinalntger 注 edCircuit設(shè)計(jì)htp/2 0 0 © （總第8期） 5 5htp/2 0 0 © （總第8期） 5 5總線的限制時(shí)序偏差是不可避免的。偏差同時(shí)存在于攜帶數(shù)據(jù)的數(shù)據(jù)路徑和鎖存數(shù)htp/2 0 0 © （總第8期） 5 5htp/2 0 0 © （總第8期） 5 5據(jù)的分布時(shí)鐘路徑中。數(shù)據(jù)路徑和時(shí)鐘路徑的線長(zhǎng)最終，中心時(shí)鐘總線系統(tǒng)的偏差容限是由最差htp/2 0 0

6、69; （總第8期） 5 5，要求信號(hào)走線的設(shè) 并行總線的時(shí)序受所，無(wú)論其余通道的不匹配是并行總線架構(gòu)固有的兩個(gè)最主要的問(wèn)題根 源。因?yàn)槊扛盘?hào)線都得獨(dú)立走線，所以偏差問(wèn)題會(huì)隨著并行信號(hào)數(shù)目的增加而成倍增加。數(shù)據(jù)路徑 和時(shí)鐘路徑的偏差結(jié)合在一起 計(jì)必須滿足一定的性能標(biāo)準(zhǔn) 有通道中偏差最大的通道的限制 速度有多慢。系統(tǒng)偏差容限從上述得知，任何復(fù)雜的系統(tǒng)中都存在一定程 度的偏差。因此，就有了系統(tǒng)容限的概念。對(duì)于一個(gè) 中心時(shí)鐘系統(tǒng)來(lái)說(shuō)，它的容限就是該系統(tǒng)在接受端 接受數(shù)據(jù)的數(shù)據(jù)率 。單通道問(wèn)題通道的時(shí)鐘偏差、收發(fā)性能、數(shù)據(jù)偏差、j 1以及溫r 度的穩(wěn)定性所決定的。這些問(wèn)題組合在一起使得大 多數(shù)傳統(tǒng)總

7、線最多只能運(yùn)行到幾百兆赫茲的速度。源同步總線可以解決時(shí)鐘的問(wèn)題高速串行總線通過(guò)把總線時(shí)鐘從系統(tǒng)中心時(shí)鐘獨(dú)立岀來(lái)的方法來(lái)解決數(shù)據(jù)時(shí)鐘問(wèn)題：為較小的數(shù)據(jù)信號(hào)組創(chuàng)建一個(gè)”本地”時(shí)鐘來(lái) 解決組內(nèi)數(shù)據(jù)信號(hào)內(nèi)的時(shí)鐘分布和時(shí)鐘路徑偏差問(wèn)題或者除去所有的總線時(shí)鐘 。這種情況下，時(shí) 鐘信息跟每個(gè)數(shù)據(jù)信號(hào)一起傳送。這種方法能同時(shí)消除時(shí)鐘分布偏差和數(shù)據(jù)信號(hào)偏差的問(wèn)題。把總線時(shí)鐘從系統(tǒng)時(shí)鐘獨(dú)立岀來(lái)，就稱作源同步總線，但它會(huì)使得數(shù)據(jù)與系統(tǒng)時(shí)鐘不同步。換句話說(shuō)，數(shù)據(jù)接收端能與數(shù)據(jù)發(fā)送端同步，但與系統(tǒng)內(nèi)的其它總線或芯片是異步的。這樣能在 bu ttc-o數(shù)ehtp/2 0 0 © （總第8期） 5 5假設(shè)有一個(gè)5

8、 0 0 Mb勺J總線周期。在5 0 0 Mbp據(jù)比率上具有更大的靈活性，消除時(shí)鐘偏差，減小或htp/2 0 0 © （總第8期） 5 5. I （jbptr II m5 ns時(shí)，周期為2ns由于上升時(shí)間、j 1等電性能的限 制，數(shù)據(jù)能被穩(wěn)定采樣的時(shí)間必然小于2n圖2所示的數(shù)據(jù)窗口就是1.5也就是 75%）圖2數(shù)據(jù)窗口，也就是數(shù)據(jù)能被穩(wěn)定采樣的時(shí)間百分比, 數(shù)據(jù)率成比例增加時(shí)，數(shù)據(jù)窗口以更快的速度變小。但是，當(dāng)數(shù)據(jù)率增加到1 Gbp的時(shí)候，影響轉(zhuǎn)換時(shí)間的電屬性還有原來(lái)那么大的值（也許更差），因此穩(wěn)定數(shù)據(jù)窗口必然比在5 0 0bp的7 5更小。準(zhǔn)確的百分比取決于電路的特性。這里所說(shuō)的關(guān)

9、鍵點(diǎn)就是數(shù)據(jù)窗口的變化比數(shù)據(jù)率的變化更快。補(bǔ)償數(shù)據(jù)偏差問(wèn)題 。但是，由于沒(méi)有中心系統(tǒng)頻率，必須有方法來(lái)告訴 接收端如何解釋接收到的數(shù)據(jù)。有兩種主要的方法來(lái) 實(shí)現(xiàn)它：另外發(fā)送一個(gè)專用的總線時(shí)鐘，稱作時(shí)鐘前向；或者讓接收端自己提取時(shí)鐘信息，稱作嵌入時(shí)鐘。時(shí)鐘前向時(shí)鐘前向技術(shù)把一個(gè)或多個(gè)專門的總線時(shí)鐘信號(hào)與數(shù)據(jù)信號(hào)并行傳送 如圖3?？偩€時(shí)鐘持續(xù)地運(yùn) 行，由于它是總線專用的時(shí)鐘 ，所以可以進(jìn)行優(yōu)化的 設(shè)計(jì)以保證最好的總線速度。有些時(shí)鐘前向技術(shù)使用了多個(gè)時(shí)鐘線，每根時(shí)鐘線分配給一小組信號(hào)使用，所以只要保證組內(nèi)的信號(hào)走線匹配，減少數(shù)據(jù)偏差的影響。時(shí)鐘前向技術(shù)htp/2 0 0 © （總第8期）

10、5 5中國(guó)集成電路CICChinalntger at ed CircuBt設(shè)計(jì)5 6 （總第8 8期）2 0 0?&htpZ中國(guó)集成電路CICChinalntger at ed CircuBt5 6 （總第8 8期）2 0 0?&htpZ中國(guó)集成電路CICChinalntger at ed CircuBtLatchDam I【如tn 2Data 3ata Tj -.7rXX7XXX"X匸EIrK廠JC工圖4鎖定向前有一根專門的鎖定信號(hào)， 但只在總線上有數(shù)據(jù)信號(hào)的時(shí)候才有效都會(huì)受數(shù)據(jù)建立、保持以及時(shí)鐘分布偏差的限制。最圖3左圖可以看到兩組雙向信號(hào)各有一根獨(dú)立的時(shí)鐘線。

11、時(shí)序圖解釋了時(shí)鐘信號(hào)怎樣在接收端穩(wěn)定地鎖存數(shù)據(jù)。值 得注意的是，數(shù)據(jù)路徑之間任然存在很大的偏差。應(yīng)用在 HyperTr和并行pR) a t i等協(xié)議之中其數(shù)據(jù)率可以達(dá)到 1.6Gbps.5 6 （總第8 8期）2 0 0?&htpZ中國(guó)集成電路CICChinalntger at ed CircuBt5 6 （總第8 8期）2 0 0?&htpZ中國(guó)集成電路CICChinalntger at ed CircuBt鎖定前向時(shí)鐘前向有一個(gè)缺點(diǎn)，由于它的時(shí)鐘一直運(yùn)行因此有電源消耗和電磁干擾的問(wèn)題。為了解決這個(gè)問(wèn)題，許多總線協(xié)議主要是存儲(chǔ)器總線)只在總線上有數(shù)據(jù)的時(shí)候才運(yùn)行時(shí)鐘，如圖4所

12、示。這種鎖定前向技術(shù)也用于一些像DDI和QDE等存儲(chǔ)器接口的雙向總線之中。嵌入時(shí)鐘總之，所有使用了獨(dú)立時(shí)鐘線的總線時(shí)鐘結(jié)構(gòu)終的解決方案是不使用獨(dú)立的時(shí)鐘信號(hào)。嵌入時(shí)鐘就是一種這樣的方法，它把時(shí)鐘嵌入在數(shù)據(jù)流之中。其實(shí)它的原理并不新奇，讓我們回想一下最初 的電報(bào)操作員。他們預(yù)先并不知道什么時(shí)候會(huì)有信 息發(fā)送過(guò)來(lái)，而數(shù)據(jù)的速度也取決于發(fā)報(bào)人發(fā)送符 號(hào)的技術(shù)和速度 O電報(bào)只使用了一根線，因?yàn)椴僮鲉T在接收信號(hào)時(shí)必須等待，主動(dòng)與傳送的數(shù)據(jù)相適應(yīng)。換句話說(shuō)，接收操作員必須先監(jiān)聽(tīng)一些摩爾斯編碼 的符號(hào)以便知道怎么來(lái)處理后面接收到的數(shù)據(jù)。在總線系統(tǒng)中使用嵌入時(shí)鐘技術(shù)可以消除其它 技術(shù)中時(shí)鐘和數(shù)據(jù)的偏差問(wèn)題。但

13、是，它大大增加了發(fā)送和接收電路的復(fù)雜度，實(shí)現(xiàn)起來(lái)比較困難 。CIC5 6 （總第8 8期）2 0 0?&htpZ中國(guó)集成電路CICChinalntger at ed CircuBt5 6 （總第8 8期）2 0 0?&htpZ中國(guó)集成電路CICChinalntger at ed CircuBt上接第5頁(yè)5 6 （總第8 8期）2 0 0?&htpZ中國(guó)集成電路CICChinalntger at ed CircuBt中仿真狀態(tài)的一致，因此，公式中與 Tho有關(guān)的不等式中的TftC應(yīng)于Fa狀t態(tài)的仿真值，與 Tse有關(guān)的不等式中的Tft應(yīng)l ElO狀態(tài)的仿真值。寫成公式就是：四.總結(jié)Cade公司的 AlleSg和&igX設(shè)計(jì)工具為硬件開(kāi)發(fā)工程師提供了一個(gè)功能強(qiáng)大的高速PCB仿真手段，通過(guò)仿真設(shè)計(jì)，可以設(shè)計(jì)出符合要求的信5 6 （總第8 8期）2 0 0?&htpZ中國(guó)集成電路CICChinalntger at ed CircuBtTco 曲 Tift cl k(公式 l O w在實(shí)際仿真中，我們只要保證仿真結(jié)果滿足公式5和公式6的時(shí)鐘和數(shù)據(jù)關(guān)系，也就保證了單板工作時(shí)序的正確性。Tft_data_fas走工h矽-tfTcchoSlian號(hào)時(shí)序和信號(hào)完整性，從而提高單板和系統(tǒng)的工作Tft clk( 公