1、DDS AD9959應(yīng)用電路和配置源程序AD9959是一款有四個(gè)DDS通道，最高達(dá)500M SPS的數(shù)字頻率合成芯片。常用電路接法:-rr-1ir1 , r|,I ；T1 CaJ Ca 詞63， nBTOlnF弓nr IHaaiUi丄c 4-3 J VHSVT_BaaiUiDGITDGiro1、p?Pl3PvSe血】4s aQ ,Eadnl2總filaea 0I2AS rlsQ e28 6%sas MTruHAS aana |3l| POVBEDOT1T4jC.UDGiro6rA .DDJ3! m ronr sp k9IVrXTDIQAVDD11G1TD12cSzy_II：1丈II：俺血OUT

2、M?血.rr；ci PTI. DTN CILAWAGHD?ADDCB?_IOUr chTbout 出沏AVDDFJGHDCH) DOUI hch; iourP?Pl 內(nèi) AVDD AGHD AVDD cMTonr 血B 矗VDD AGKD AVDD rHOJCOTR cSHornionKmARrIF CkWT OE 殳c 已 -era.-叫 MT口 LLFhEPi E g * S Q f 8主要程序：ftinclude 八void delay(void)unsigned int i:for(i=0；i10；i+)； /*功能描述：加載寄存器，上升廷有效*/ void run(void)CLR

3、IOUPDATE； CLR_IOUPDATE； CLR_IOUPDATE； CLR_IOUPDATE： CLR_IOUPDATE： CLR_IOUPDATE； CLR_IOUPDATE；SET_IOUPDATE；SET_I()LiPDATE；/”*”*”*函數(shù)名:wri te_a_byte功能描述：遇過串口寫一個(gè)字節(jié)，MSB first.上升延有效*”*”*/void write_a_byte(uint8 w_data)uint8 i:for(i=0；i8；i+)if(w_data & 0x80)SET.SDIOO；else(CLR.SDIOO；w_data = 1:SET_DDSSCLK；C

4、LR_DDSSCLK；/*”*函數(shù)名：write_CSR功能描述：寫CSR寄存器:*/void write_CSR(uint8 w_data)CLR.SDI03；CLR_DDSCS；write_a_byte(0x00) ；CSRs address is 0.wri te_a_byte(w_data):SET-DDSCS；SET_SDI03；void write_FRl(uint8 w_datal,uint8 w_data2.uint8 w_data3) CLR_SDI03：CLR.DDSCS；write_a_byte(0x01):FRIs address is 0x01wri te_a_byt

5、e(w_datal)；wri te_a_byte(w_data2)；wri te_a_byte(w_data3)；SET_DDSCS；SET.SD103; void wri te_F-R2(uint8 w_datal ,uint8 w_data2)CLR.SD103；CLR.DDSCS；write_a_byte(0x02)；wri te_a_byte(unsigned char )(&w_data)3)；write_a_byte(unsigned char )(&w_data)2)；write_a_byte(unsigned char *)(&w_data)1);write_a_byte(un

6、signed char )(&w_data)0)；SET.DDSCS；SET_SD1O3；ttdefine PLL_DIV 5#define systcmp_frequency *1000000*PLU_DIY) void set_frequency(uin132 f) unsigned long int temp；temp-(unsigned long int) f (OxFI;I;FFI;I;F/(float) systemp_frequency+systemp_frequency)；write_CTWO(temp)；uint32 change(uint32 f)unsigned long

7、 int temp；temp-(unsigned long int) f*(OxFITFFI;I;F/(f loat) systemp_frequency+systemp_frequency)；return temp；void AD9959_init(void)uint16 i；DDS.DDR = Oxff；CLR_DDSRESET；for(i=0；i10000；i+)；SET_DDSCS；CLR_DDSSCLK；SET.SDIO3；SET_DDSRESET；for(i=0；i10000；i+)；CLR_DDSRESET；for(i=0；i100；i+)；0引盲AD9959可以對(duì)自于模擬處理(

8、例如濾波、放大)或老PCB布線失配而產(chǎn)生的外部信號(hào)通道的不均衡進(jìn)行有效的校正，從而使系統(tǒng)工 程師用相當(dāng)少的時(shí)問和精力去處理這個(gè)通常很復(fù)雜的系統(tǒng)設(shè)計(jì)問題。査看最新 IC 現(xiàn)貸 71LVTH574HTCX H0689CE-STK7358 A2601-300E RTC62621A XC1002APQ100 200AFC6- 供應(yīng)炭 $/(C()RC(W)濾波器 T251：燦 MMOOSIZO 06035AI01JAT2A HLMP-23001 AD9959的主要待點(diǎn)AD9959的內(nèi)部結(jié)構(gòu)如圖1所示，主要特性如下：有4路帶10位DAC的DDS通道，最高取樣頻率為500 MSPS：大于65 dB的通道隔

9、離度：32位頻率分辨率： 14位相位失調(diào)分辨率： 10位輸出幅度可縮放的分辨率：具有增強(qiáng)數(shù)據(jù)吞吐量的串行I /（）口 （SP1）：可軟件/硬件控制以降低功耗：雙電源（DDS核V.串行I / V）；內(nèi)置多器件同步功能：內(nèi)置時(shí)鐘倍頻鎖相環(huán)（4-20倍倍頻）。2 AD9959的引腳功能AD9959釆用56腳LFCSP封裝，各引腳的功能定義如下:SYNC_IN：輸入引腳，可同步多片AD9959的SYNC.OUT相連：SYNC_OUT：輸出引腳，可同步多片AD9959的SYNC_IN相連：MASTIHLRHSET：復(fù)位輸入引腳，高有效；PWR_DWN_CTL：外部電源掉電控制引腳；AGND：模擬地：DV

10、DD：數(shù)字電源V）：DGND：數(shù)字地：DMLRSET：輸入引腳，可為DAC設(shè)置參考電流，使用時(shí)應(yīng)通過一個(gè)kQ電阻接地；REF_CLK和REF_CLK：參考時(shí)鐘或振蕩輸入端（互補(bǔ)輸入），如果使用單端輸入方式，則應(yīng)從REF.CLK引腳連接一個(gè)u F的解耦電容 到 AVDD 或 AGND：C1.K_MODE_SEL：振蕩器部分控制引腳，接高電平時(shí)，電壓不要超過V,接低電平時(shí)，振蕩器被旁路；LOOP_FILTER：輸入端,使用時(shí)應(yīng)串聯(lián)一個(gè)零電阻和680 pF電容至最近的AVDD腳（PIN28）： 1 / O-UPDATE：輸入引廊，遇過該腳的上升沿可把串行口緩存的數(shù)據(jù)內(nèi)容送至澈活的寄存器中，I/O_U

11、PDATE信號(hào)應(yīng)與SYNC.CLK 信號(hào)保持同步，并須滿足建立時(shí)問與保持時(shí)問的要求：CS：片選串口使能信號(hào)端，低有效；DVDD.I /0： V數(shù)字電源：SYNC.CLK：時(shí)鐘輸出，為內(nèi)部時(shí)鐘的1/4,用于同步I/OJJPDATE信號(hào)；SCLK： 1/ 0串行操作時(shí)鐘輸入端，在該端的上升沿寫入數(shù)據(jù)，下降沿讀出數(shù)據(jù)：SDIO.O：雙向引腳，用于串行操作的數(shù)據(jù)輸入和輸出；SDIO_1： 3：雙向引腳，用于串行操作數(shù)據(jù)輸入輸出，也可用于控超DAC輸出幅度的斜率；P0P3：輸入引腳，這四個(gè)引腳用于控制調(diào)制方式的選擇，掃描累加器的開關(guān)或者輸出幅度的升降斜率。該四個(gè)引腳中的任何一 個(gè)引腳信號(hào)的變化稱等同于一

12、個(gè)I /OJJPDATE信號(hào)的上升沿，該端須與SYNC.CLK信號(hào)保持同步，并須滿足建立時(shí)問與保持時(shí)問的 要求：CHO-1OUTCH3_I0UT, CHO.IOUTCH3_1OUT：輸出引腳,四個(gè)通道的互補(bǔ)輸出端，使用時(shí)，需接上拉電阻至AVDD。3工作模式組合AD9959芯片的資源，可同時(shí)實(shí)現(xiàn)的工作模式組合如下：(1) 四個(gè)通道可以實(shí)現(xiàn)單頻模式、2電平調(diào)制模式和線性掃描模式的任意組合，每個(gè)通道均可工作在這三種模式中的一種：(2) 可以同時(shí)有一個(gè)或兩個(gè)通道工作在4電平調(diào)制模式，余下的通道工作在單頻模式；(3) 可以有一個(gè)通道工作在8電平調(diào)制模式，余下的通道工作在單頻模式：(4) 可以有一個(gè)通道工

13、作在16電平調(diào)制模式，余下的通道工作在單頻模式；(5) 單頻模式下，可以控制毎個(gè)通道的輸出幅度斜率；(6) P2和P3引腳用于控制輸出幅度斜率時(shí)，任意兩個(gè)通道可同時(shí)工作在2電平調(diào)制模式，也可同時(shí)工作在線性調(diào)頻或調(diào)相模式;(7) P3引腳用于控制輸出幅度斜率時(shí)，可以有一個(gè)通道工作在8電平調(diào)制模式，余下的通道工作在單頻模式；(8) SDIO_1SDI0_3引用于控制輸出幅度斜率時(shí)，四個(gè)通道可以實(shí)現(xiàn)各種2電平調(diào)制模式的組合，而耒用于2電平調(diào)制模式的 通道則可工作在單頻模式：(9) SDIO_1SDI0_3引用于控制輸出曾度斜率時(shí)，可以同時(shí)有一個(gè)或兩個(gè)通道工作在4電平調(diào)制模式，其余通道工作在單頻模 式

14、；(10) SDI0_lSDI0_3引腳用于控制輸出幅度斜率時(shí)，可以有一個(gè)通道工作在16電平調(diào)制模式，其余通道工作在單頻模式：(11) 幅度調(diào)制、線性幅度掃描和控制輸出幅度斜率功能不能同時(shí)實(shí)現(xiàn)，但頻率和相位調(diào)制則可與控制輸出幅度斜率功能同時(shí)實(shí)現(xiàn)。4串行操作AD9959的四個(gè)通道可共享一組寄存器地址，這種地址共享機(jī)制其得可以同時(shí)向四個(gè)通道的配置寄存器寫入相同的數(shù)據(jù)。當(dāng)需要對(duì) 四個(gè)通道進(jìn)行不同設(shè)置時(shí)，可以通過設(shè)置通道使能位來各自獨(dú)立地寫入每個(gè)通道設(shè)置的數(shù)據(jù)。一個(gè)串口通信周期分為指令周期和數(shù)據(jù)讀寫周期兩個(gè)階段。首先傳送指令階段的8位指令字，對(duì)應(yīng)于SCLK的8個(gè)上升沿，然后執(zhí) 行由指令設(shè)定的14個(gè)字節(jié)

15、的數(shù)據(jù)讀寫，完成后再等待下一個(gè)指令周期的到來。AD9959有四個(gè)串行數(shù)據(jù)引腳(SDIO_0： 3),因而其編程具有更大的靈活性，通過配置相應(yīng)的寄存器可以有四種編程方式進(jìn)行串行I /0澡作。分別是單bit兩線模式，單bit三線模式。雙bit模式和四bit模式。設(shè)置為單bit兩線模式時(shí)，SDIO.O為雙向數(shù)據(jù)引腳。設(shè)置為單bit三線模式時(shí)，SDI0_0為數(shù)據(jù)輸入引腳，SD10.2為數(shù)據(jù)輸出引腳。 在這兩種模式下，SDIO_3都作為串口同步恢復(fù)信號(hào)引腳，通過一個(gè)正凍沖使串口恢復(fù)為初始等待指令狀態(tài)。圖2給出了單bit兩 線模式的串口寫時(shí)序。設(shè)置為雙bit模式時(shí)，SDI0_0SDI()_l同時(shí)作為雙向數(shù)據(jù)引腳，毎個(gè)SCLK周期傳輸兩位數(shù)據(jù)，這樣，傳送一個(gè)八位的數(shù)據(jù)信息 只需要四個(gè)SCLK周期，SDI0.3仍作為串口同步恢復(fù)信號(hào)。圖3給出了雙bit模式的串口寫時(shí)序。設(shè)置為四bit模式時(shí)，SDI0.0： 3可同時(shí)作為雙向數(shù)據(jù)引腳，毎個(gè)SCLK周期傳輸四位數(shù)據(jù)，故傳送一個(gè)八位數(shù)據(jù)信息僅霉要兩個(gè) SCLK周期。5在雷達(dá)中頻信號(hào)模擬器中的應(yīng)用現(xiàn)代宙達(dá)信號(hào)模擬器的設(shè)計(jì)偏重于運(yùn)用數(shù)字化方式來實(shí)現(xiàn)。事實(shí)上，隨著實(shí)時(shí)數(shù)字信號(hào)處理技術(shù)的發(fā)展，PC+DSP+DDS的體系結(jié)構(gòu) 巳成為宙達(dá)信號(hào)模擬器實(shí)現(xiàn)的主要方式。而AD9959即可完成系統(tǒng)功能。圖4所示是一種基于A