5.1中規(guī)模集成計數(shù)器及應(yīng)用

5.2中規(guī)模寄存器

5.3時序電路的計算機仿真第5章中規(guī)模時序模塊及其應(yīng)用隨著半導(dǎo)體工藝的發(fā)展，出現(xiàn)了各種時序標(biāo)準(zhǔn)模塊，例如中規(guī)模集成(MSI)計數(shù)器和移位寄存器、大規(guī)模集成(LSI)隨機存取存儲器（RAM）,而且它們已廣泛應(yīng)用于數(shù)字系統(tǒng)中，使得時序邏輯電路的設(shè)計變得比較容易。時序模塊的應(yīng)用廣泛，常見的有電子鐘、比賽記分牌等。圖5－1所示為一些應(yīng)用實例。圖5-1常用的計數(shù)器件

(a)數(shù)字鐘；(b)交通燈計時5.1.1二—五—十進(jìn)制計數(shù)器74LS90

表5-1列出了幾種常用的TTL型中規(guī)模異步計數(shù)器。5.1中規(guī)模集成計數(shù)器及應(yīng)用

表5-1常用TTL型中規(guī)模異步計數(shù)器

1.異步計數(shù)器74LS90功能

74LS90是二—五—十進(jìn)制異步加法計數(shù)器。它由四個下降沿觸發(fā)的JK觸發(fā)器組成，為了增加計數(shù)器使用的靈活性，觸發(fā)器FA和觸發(fā)器FB~FD的CP端單獨引出，記為CP1和CP2。觸發(fā)器FA在CP1作用下為一位二進(jìn)制計數(shù)器，觸發(fā)器FB~FD在CP2作用下構(gòu)成異步五進(jìn)制計數(shù)器，電路設(shè)置有兩個置0輸入端R0(1)與R0(2)和兩個置9輸入端S9(1)與S9(2)。只要R0(1)=R0(2)=1，觸發(fā)器就被直接清0；只要S9(1)=S9(2)=1，觸發(fā)器就被直接置9。只有當(dāng)R0(1)·R0(2)=S9(1)·S9(2)=0時，74LS90才能進(jìn)行計數(shù)。邏輯符號及外引線圖如圖5-2所示。功能表如表5-2所示。圖5-274LS90邏輯圖、邏輯符號及外引線圖（a）邏輯圖；（b）傳統(tǒng)邏輯符號；（c）國標(biāo)符號；圖5-274LS90邏輯圖、邏輯符號及外引線圖（d）外引線圖；（e）雙列直插式封裝圖表5-274LS90功能表若以CP1為計數(shù)輸入，QA為輸出，即是二進(jìn)制計數(shù)器(二分頻電路)，如圖5-3（a）所示；若以CP2為計數(shù)輸入，QDQCQB為輸出，則是五進(jìn)制計數(shù)器(五分頻電路)，如圖5-3（b）所示；若將CP2和QA相連，并以CP1為計數(shù)輸入，QDQCQBQA為輸出，即為8421BCD碼十進(jìn)制計數(shù)器，如圖5-3（c）所示；若將CP1與QD相連，并以CP2為計數(shù)輸入，QAQDQCQB為輸出，則為5421BCD碼十進(jìn)制計數(shù)器，如圖5-3（d）所示。圖5-374LS90構(gòu)成二進(jìn)制、五進(jìn)制和十進(jìn)制計數(shù)器（a）二進(jìn)制計數(shù)器;（b）五進(jìn)制計數(shù)器;（c）8421BCD碼十進(jìn)制計數(shù)器;（d）5421BCD碼十進(jìn)制計數(shù)器

十進(jìn)制計數(shù)器兩種接法的狀態(tài)表如表5-3所示。表5-3兩種接法的狀態(tài)轉(zhuǎn)換表

2.用74LS90實現(xiàn)任意模值計數(shù)器

利用中規(guī)模計數(shù)器74LS90構(gòu)成任意進(jìn)制的計數(shù)器的方法有兩種：一種是反饋清0法(復(fù)位法)，另一種是反饋置數(shù)法，分別利用74LS90的異步清0和異步置9兩種控制端來實現(xiàn)。

（1）反饋清0法。反饋清0法是通過異步清0端來實現(xiàn)任意模值計數(shù)的。以0為起始狀態(tài)，若構(gòu)成模M的計數(shù)器，則計數(shù)到M狀態(tài)時，使之產(chǎn)生清0脈沖并立即清0。有效狀態(tài)為0~(M-1)。M狀態(tài)出現(xiàn)的時間很短，只是用來產(chǎn)生清0信號，因此M為過渡狀態(tài)。這里需要特別注意R0(1)、R0(2)為高電平有效。（2）反饋置9法。以9為起始狀態(tài)，按9、0、1…(M-2)計數(shù)，若構(gòu)成模M計數(shù)器，則計數(shù)到(M-1)狀態(tài)時，使之產(chǎn)生置9脈沖并立即置9，有效狀態(tài)為9、0~(M-2)，則(M-1)為過渡狀態(tài)。

由于74LS90有8421BCD碼和5421BCD碼兩種接法，因此產(chǎn)生清0脈沖和置9脈沖的譯碼電路是不同的，使用時要特別注意。

【例5.1】分析74LS90構(gòu)成的圖5-4（a）和5-4（b）所示

計數(shù)器的模值。

解：圖5-4（a）所示計數(shù)器的分析過程：

（1）圖5-4（a）所示計數(shù)器將一片74LS90的CP2和QA相連，并以CP1為計數(shù)輸入，QDQCQBQA為輸出，這樣構(gòu)成8421BCD碼十進(jìn)制計數(shù)器。

(2)圖5-4（a）所示計數(shù)器采用反饋清0法。反饋邏輯為R0(1)=R0(2)=QCQBQA，即當(dāng)QCQBQA全為1時，R0(1)=R0(2)=1，使計數(shù)器復(fù)位到0狀態(tài)，即計數(shù)到0111時異步清0。有效計數(shù)狀態(tài)QDQCQBQA為0000、0001、0010、0011、0100、0101、0110。在此電路工作中，0111狀態(tài)會瞬間出現(xiàn)，但并不屬于有效循環(huán)。其狀態(tài)圖如圖5-5（a）所示。圖5-4例5.1計數(shù)器邏輯圖圖5-4（a）所示電路的仿真電路及通過邏輯分析儀得出的波形如圖5-5(b)所示。

由圖5-5(b)可以看出，其工作波形就是在0000→0001→

0010→0011→0100→0101→0110→0000之間循環(huán)。圖5-5例5.1計數(shù)器（1）（a）狀態(tài)圖；(b)仿真電路及波形圖圖5-4（b）所示計數(shù)器的分析過程：

(1)圖5-4（b）所示計數(shù)器中將一片74LS90的CP2和QA相連，并以CP1為計數(shù)輸入，QDQCQBQA為輸出，這樣構(gòu)成8421BCD碼十進(jìn)制計數(shù)器。

(2)圖5-4（b）所示計數(shù)器采用反饋置9法。反饋邏輯為S9(1)S9(2)=QCQB，當(dāng)QCQB全為1時，S9(1)=S9(2)=1，即計數(shù)到0110時使計數(shù)器異步置位到9。有效計數(shù)狀態(tài)QDQCQBQA為0000、0001、0010、0011、0100、0101、1001。在此電路工作中，0110狀態(tài)會瞬間出現(xiàn)，但并不屬于有效循環(huán)。其狀態(tài)圖如圖5-6(a)所示。圖5-6例5.1計數(shù)器（2）（a）狀態(tài)圖；（b）仿真電路及波形圖圖5-4（b）所示電路的仿真電路及通過邏輯分析儀得出的波形如圖5-6(b)所示。

由圖5-6(b)可以看出，其工作波形就是在0000→0001→

0010→0011→0100→0101→1001→0000之間循環(huán)。

采用上述方法可實現(xiàn)模M≤10的任意進(jìn)制計數(shù)器，若要實現(xiàn)模M>10的任意進(jìn)制的計數(shù)器，可采用級聯(lián)方法。兩個芯片級聯(lián)就可以實現(xiàn)100以內(nèi)任意進(jìn)制計數(shù)。*【例5.2】分析圖5-7所示由74LS90構(gòu)成的計數(shù)器。

解：圖5-7所示計數(shù)器將每一片74LS90的CP2和QA相連，并以CP1為計數(shù)輸入，QDQCQBQA為輸出，構(gòu)成8421BCD碼十進(jìn)制計數(shù)器。第一片74LS90-Ⅰ的QD接第二片74LS90-Ⅱ的CP1，這樣可以構(gòu)成模100計數(shù)器，74LS90-Ⅱ是高位（十位），74LS90-Ⅰ是低位（個位）。

反饋邏輯（R0(1)·R0(2)

）Ⅱ=（R0(1)·R0(2)）Ⅰ取十位數(shù)的QB和個位數(shù)的QC，即當(dāng)(QDQCQBQA)Ⅱ（QDQCQBQA）Ⅰ為（00100100）8421BCD時，R0(1)·R0(2)=1，使計數(shù)器復(fù)位到0狀態(tài)。有效計數(shù)狀態(tài)在0、1、2~23之間循環(huán)。

其仿真電路及通過數(shù)碼管顯示如圖5-8所示，可以看出其輸出就是在0、1、2~23之間循環(huán)工作。圖5-7兩片74LS90構(gòu)成的計數(shù)器5.1.2四位二進(jìn)制計數(shù)器74LS161

表5-4列出了幾種常用的TTL型中規(guī)模同步計數(shù)器。表5-4常用TTL型中規(guī)模同步計數(shù)器

1.同步二進(jìn)制計數(shù)器74LS161功能

74LS161是模24(四位二進(jìn)制)同步計數(shù)器，具有計數(shù)、保持、同步預(yù)置和異步清0功能，其邏輯符號及外引線圖如圖5-9所示。

圖5-9中QD為最高位，QA為最低位。RCO（也常用OC表示）為進(jìn)位輸出端，RCO=QDQCQBQAET，僅當(dāng)ET=1且計數(shù)狀態(tài)為1111時，RCO才變高，產(chǎn)生進(jìn)位信號。

74LS161的功能表如表5-5所示。圖5-974LS161邏輯符號及外引線圖

（a）慣用符號；（b）國標(biāo)符號；（c）外引線圖

表5-574LS161的功能表

74LS161各端口邏輯功能介紹如下：

CP為計數(shù)脈沖，上升沿有效。

Cr為異步清0端，低電平有效。只要Cr=0，立即有QDQCQBQA=0000，與CP無關(guān)。

LD為同步預(yù)置端，低電平有效。若Cr=1，LD=0，在CP上升沿來到時將預(yù)置輸入端DCBA的數(shù)據(jù)送到輸出端，即QDQCQBQA=DCBA。

EP、ET(常簡寫為P、Ｔ)為計數(shù)器允許控制端，高電平有效，只有當(dāng)Cr=LD=1，EP=ET=1時，在CP作用下計數(shù)器才能正常計數(shù)，其計數(shù)規(guī)律是在CP上升沿作用下按8421自然碼循環(huán)變化。當(dāng)EP、ET中有一個為低電平時，計數(shù)器處于保持狀態(tài)。

2.用74LS161實現(xiàn)任意模值計數(shù)器

74LS161除了可直接用作二、四、八、十六進(jìn)制計數(shù)和分頻外，也可以實現(xiàn)小于16的任意模值計數(shù)器。

利用中規(guī)模計數(shù)器構(gòu)成任意進(jìn)制計數(shù)器的方法基本上有兩種，一種是反饋清0法(復(fù)位法)，另一種是反饋置數(shù)法。

【例5.3】分析圖5-10所示的由74LS161構(gòu)成的計數(shù)器。

解：圖5-10所示電路因用了一片74LS161，所以模值小于16。

圖5-10(a)采用反饋清0的方法。Cr=，其過渡狀態(tài)為QDQCQBQA=0111，計到7的時候直接清0。

計數(shù)范圍是0000→0001→0010→0011→0100→0101→

0110→0000，共7個狀態(tài)。其狀態(tài)表如表5-6(a)所示。圖5-1074LS161構(gòu)成的計數(shù)器表5-6例5.3狀態(tài)表圖5-11所示是一個計數(shù)、譯碼、顯示電路。計數(shù)器芯片選用74LS161。芯片74LS00用來實現(xiàn)反饋置數(shù)，LD=，計到6(即0110)時同步置數(shù)，預(yù)置輸入DCBA=0000，下一個CP上升沿到來完成預(yù)置功能，電路返回初態(tài)0000，其狀態(tài)表如表5-6(b)所示。芯片74LS47把二進(jìn)制數(shù)碼翻譯成為十進(jìn)制數(shù)的7段顯示碼，從而實現(xiàn)顯示譯碼。數(shù)碼管用來顯示十進(jìn)制數(shù)字。圖5-11計數(shù)、譯碼、顯示電路*【例5.4】采用反饋法，用74LS161構(gòu)成七進(jìn)制加法計數(shù)器。

解：（1）采用反饋歸零法。

利用74LS161的異步清零端Cr，強行中止其計數(shù)趨勢，返回到初始零態(tài)。如設(shè)初態(tài)為0000，則在前6個計數(shù)脈沖作用下，計數(shù)器QDQCQBQA按4位二進(jìn)制規(guī)律從0000～0110正常計數(shù)。

當(dāng)?shù)?個計數(shù)脈沖到來后，計數(shù)器狀態(tài)QDQCQBQA=

0111，這時，與非門的輸出為0，借助異步清零功能，使計數(shù)器回到0000狀態(tài)，即Cr=，從而實現(xiàn)七進(jìn)制計數(shù)。電路圖及狀態(tài)圖分別如圖5-12(a)、(b)所示。在此電路工作中，0111狀態(tài)會瞬間出現(xiàn)，但并不屬于有效循環(huán)。（2）采用反饋置數(shù)法。

利用74LS161的同步置數(shù)端LD，強行中止其計數(shù)趨勢，返回到并行輸入數(shù)DCBA狀態(tài)0000。如設(shè)初態(tài)為0000，則在前6個計數(shù)脈沖作用下，計數(shù)器QDQCQBQA按4位二進(jìn)制規(guī)律從0000～0110正常計數(shù)。圖5-12例5.4采用反饋歸零法用74LS161構(gòu)成七進(jìn)制加法計數(shù)器當(dāng)?shù)?個計數(shù)脈沖到來后，計數(shù)器狀態(tài)QDQCQBQA=

0110，這時，與非門的輸出為0。借助同步置數(shù)功能，當(dāng)?shù)?個計數(shù)脈沖到來后，使計數(shù)器返回到并行輸入數(shù)DCBA狀態(tài)0000，從而實現(xiàn)七進(jìn)制計數(shù)。電路圖及狀態(tài)圖如圖5-13(a)、(b)所示。圖5-13例5.4采用反饋置數(shù)法用74LS161構(gòu)成七進(jìn)制加法計數(shù)器反饋清0法是通過異步清0端Cr來實現(xiàn)任意模值計數(shù)的。以0為起始狀態(tài)，若構(gòu)成模M的計數(shù)器，則計數(shù)到M狀態(tài)時，使之產(chǎn)生清0脈沖并立即清0。有效狀態(tài)為0~(M-1)。M狀態(tài)出現(xiàn)的時間很短，只是用來產(chǎn)生清0信號，因此M為過渡狀態(tài)。

反饋置數(shù)法是通過同步置數(shù)端LD和預(yù)置輸入端DCBA來實現(xiàn)任意模值計數(shù)的。由于74LS161是按二進(jìn)制順序計數(shù)，其最大計數(shù)值N=16，只要從中任選M個連續(xù)狀態(tài)便可構(gòu)成模M計數(shù)器。實現(xiàn)的方案很多。

多片74LS161級聯(lián)使用可擴(kuò)大計數(shù)范圍，P、T、OC端的設(shè)置為級聯(lián)擴(kuò)展提供了方便?？梢圆捎猛郊壜?lián)，也可以采用異步級聯(lián)。5.2.1寄存器

一個觸發(fā)器可以保存1位二進(jìn)制數(shù),由多個觸發(fā)器組成的電路能同時保存多位二進(jìn)制數(shù)據(jù)，這種電路被稱為寄存器(Register)，在數(shù)字系統(tǒng)或計算機中常用來存放信息。

5.2中規(guī)模寄存器圖5-14所示是MSI集成寄存器74LS273的符號圖，其內(nèi)部是8個D觸發(fā)器。D7~D0為輸入端，Q7~Q0為輸出端。CP是公共時鐘脈沖端，控制8個觸發(fā)器同步工作。CR為公共清零端。

當(dāng)時鐘脈沖CP上升沿到來時，CR=1，數(shù)據(jù)從D7~D0端并行輸入8個D觸發(fā)器中，從Q7~Q0端輸出，即Q7=D7，…，Q0=D0；若CR=0，無論脈沖是否到來，寄存器都會清零。圖5-14寄存器74LS273（a）邏輯符號圖;（b）外引線圖;（c）內(nèi)部邏輯圖5.2.2移位寄存器74LS194

移位寄存器（Shiftregister）是數(shù)字系統(tǒng)中常見的主要部件，它除了可以寄存數(shù)據(jù)之外，還可以在時鐘脈沖的控制下將所存數(shù)據(jù)向右移位（數(shù)據(jù)從高位向低位移動）或向左移位（數(shù)據(jù)從低位向高位移動）。

如圖5-15（a）所示，4位寄存器的寄存內(nèi)容是0101。圖5-15（b）所示的將寄存器的內(nèi)容向右移位的寄存器稱為右移寄存器，圖5-15（c）所示的將寄存器的內(nèi)容向左移位的寄存器稱為左移寄存器。圖中移位的同時，假定從最左或最右補入一位0。圖5-15移位寄存器（a）寄存器寄存數(shù)碼;（b）右移寄存器;（c）左移寄存器中規(guī)模移位寄存器的種類很多，表5-7列出了幾種典型的移位寄存器及其基本特點。由表可見，中規(guī)模移位寄存器的功能主要從它的位數(shù)、輸入方式、輸出方式以及移位方式來區(qū)分。表5-7常用移位寄存器

1.移位寄存器74LS194的功能

74LS194是4位通用移位寄存器，具有左移、右移、并行置數(shù)、保持、清除等多種功能。其邏輯符號及外引線圖如圖5-16所示，其功能表如表5-8所示。圖5-1674LS194邏輯符號及外引線圖（a）國標(biāo)符號；（b）慣用符號；（c）外引線圖表5-874LS194功能表圖5-17所示是一個移位寄存器實物電路。圖5-17移位寄存器電路

2.移位寄存器的應(yīng)用

移位寄存器可以用來實現(xiàn)數(shù)據(jù)的串/并轉(zhuǎn)換，也可以構(gòu)成移位型計數(shù)器進(jìn)行計數(shù)和分頻，還可構(gòu)成串行加法器、序列信號發(fā)生器、序列信號檢測器等。

*【例5.5】分析圖5-18所示時序電路，設(shè)初態(tài)為0000，畫出狀態(tài)圖。圖5-1874LS194構(gòu)成的四位環(huán)形計數(shù)器電路圖

解：

反饋函數(shù)取送給SR，S1S0=01，這樣只能右移位動作。

在狀態(tài)QAQBQCQD為0000時，SR的值為1，那么在CP上升沿作用下實現(xiàn)右移位操作，QAQBQCQD狀態(tài)轉(zhuǎn)換為1000；

在狀態(tài)QAQBQCQD為1000時，SR的值為1，那么在CP上升沿作用下實現(xiàn)右移位操作，QAQBQCQD狀態(tài)轉(zhuǎn)換為1100；

在狀態(tài)QAQBQCQD為1100時，SR的值為0，那么在CP上升沿作用下實現(xiàn)右移位操作，QAQBQCQD狀態(tài)轉(zhuǎn)換為0110；在狀態(tài)QAQBQCQD為0110時，SR的值為1，那么在CP上升沿作用下實現(xiàn)右移位操作，QAQBQCQD狀態(tài)轉(zhuǎn)換為1011；

在狀態(tài)QAQBQCQD為1011時，SR的值為1，那么在CP上升沿作用下實現(xiàn)右移位操作，QAQBQCQD狀態(tài)轉(zhuǎn)換為1101；

在狀態(tài)QAQBQCQD為1101時，SR的值為0，那么在CP上升沿作用下實現(xiàn)右移位操作，QAQBQCQD狀態(tài)轉(zhuǎn)換為0110。

根據(jù)表5-9可以畫出狀態(tài)圖，如圖5-19所示。表5-9例5.5狀態(tài)圖圖5-19例5.5狀態(tài)圖

【例5.6】分析圖5-20所示時序電路，設(shè)初態(tài)為0000，畫出狀態(tài)圖。

解：S1S0=10，這樣74LS194工作方式為左移位方式；因為SL=，所以QAQBQCQD在時鐘CP的作用下從0000開始按表5-10所示轉(zhuǎn)換。圖5-2074LS194構(gòu)成的計數(shù)器電路圖表5-10例5.6狀態(tài)圖根據(jù)表5-10可以畫出狀態(tài)圖，如圖5-21所示。

由圖5-21可知該電路為八進(jìn)制計數(shù)器。

除以上介紹的幾種器件外，MSI器件的種類與型號還有很多，讀者在分析和設(shè)計電路時，可查閱有關(guān)集成電路手冊。

通過以上的學(xué)習(xí)，我們對時序邏輯電路已經(jīng)有了一個基本的概念，下面給出一個小型數(shù)字系統(tǒng)來加深對數(shù)字電路工作過程的理解。圖5-22所示是數(shù)字頻率計的原理框圖。數(shù)字頻率計是直接用十進(jìn)制數(shù)字來顯示被測信號頻率的一種測量裝置。它一般都由晶體振蕩器、分頻器、控制器、放大整形電路、閘門、計數(shù)器、譯碼器、顯示器等幾部分組成。圖5-2174LS194構(gòu)成的計數(shù)器狀態(tài)圖圖5-22數(shù)字頻率計的原理框圖如果選用32.768kHz晶體振蕩器產(chǎn)生一標(biāo)準(zhǔn)頻率信號，選擇可以進(jìn)行214分頻的4060芯片，通過它可以得到2Hz的頻率信號。經(jīng)分頻電路分頻就可以獲取1Hz和0.5Hz的頻率信號。

分頻電路可以采用第4章所介紹的觸發(fā)器來實現(xiàn)。

控制電路見4.5節(jié)小規(guī)模時序電路計算機仿真的練習(xí)4，它由觸發(fā)器和門電路構(gòu)成?？刂泼}沖經(jīng)過控制電路中的門電路分別產(chǎn)生計數(shù)器的清零信號和鎖存信號。計數(shù)信號與鎖存

信號和清零復(fù)位信號共同控制計數(shù)、鎖存和清零三個狀態(tài)。為了使被測信號能夠穩(wěn)定顯示，這個記錄的脈沖個數(shù)必須鎖存，所以在選通信號結(jié)束后必須馬上由鎖存信號進(jìn)行數(shù)據(jù)的鎖存。

為了能夠測量變化的信號，在計數(shù)選通信號之前，必須清除原來的記錄，所以在計數(shù)選通信號之前，必須有一個清零信號進(jìn)行清零。

計數(shù)信號取0.5Hz的方波信號，其周期便為2s，則正脈沖的周期正好為1s。這個方波信號的正脈沖作為選通信號，被測信號在1s內(nèi)記錄的脈沖個數(shù)，正好也就是被測信號的頻率，其單位為Hz。當(dāng)然，想改變被測信號的單位，可以通過改變計數(shù)選通信號的正脈沖周