第二章基本邏輯運算及集成邏輯門2.1基本概念2.2三種基本邏輯運算2.3常用的復合邏輯2.4集成邏輯門電路

2.1基本概念

2.1.1邏輯變量與邏輯函數(shù)

人們對某些事情進行判斷（即進行邏輯推理），總是根據(jù)一些前提是否成立來作出決定的。如決定“能上課嗎”，則根據(jù)如下一些前提：“教師來了”，“學生來了”，“教室有了”，“教材到了”。只有上述前提均滿足方能上課，否則不能上課。又如設(shè)計一個鍋爐報警系統(tǒng)，則根據(jù)如下前提：“溫度過高”，“鍋爐缺水”，“蒸汽壓力過高”。只要其中某一個前提成立，則必須報警。上述推理過程如用邏輯語言來說明，我們將前提稱為邏輯命題，如該命題成立則是邏輯真，不成立便是邏輯假，結(jié)論也是一種邏輯命題，但是該命題與前提具有因果關(guān)系，只有前提滿足一定的條件，結(jié)論方才成立。這種關(guān)系就是邏輯函數(shù)。必須說明的是，所有邏輯命題必須滿足二值律，則邏輯命題只能有兩種邏輯值，不是邏輯真就是邏輯假，不存在第三種似是而非的值。在討論數(shù)字系統(tǒng)時，我們將邏輯命題這一術(shù)語稱為邏輯變量，用字母A、B、C、X、Y等來表示。在數(shù)字系統(tǒng)中選擇0、1來代表兩種邏輯值，如令0代表邏輯假，則1代表邏輯真，當然也可反過來1代表假，0代表真，這僅僅是不同的邏輯規(guī)定而已。顯然0和1沒有任何數(shù)量的概念，它們僅僅被定義為兩種邏輯值，是用來判斷真?zhèn)蔚男问椒?，所以它們無大小和正負之分。這點要與前章介紹的數(shù)制中二進制數(shù)的0、1區(qū)分開來。定義了邏輯變量，則可寫出邏輯函數(shù)的表示形式。如前述的“能上課嗎”就是所有前提的函數(shù)，可寫成

F=f(A,B,C,D)

由于引入了0、1兩個符號，我們就可以用類似代數(shù)

的方法去分析邏輯運算問題。當然邏輯運算有其自身的規(guī)律，這就是邏輯代數(shù)要討論的問題。這將在第三章進行

介紹。2.1.2真值表

由于邏輯變量只有兩種取值0或1，因此，可以用一種很簡單的表格來描述函數(shù)的全部真、偽關(guān)系，所以稱這種表是真值表。真值表左邊一欄列出邏輯變量的所有組合。顯然，組合的數(shù)與變量有關(guān)，一個變量有兩種組合0、1；二個變量有四種組合00、01、10、11；三個變量有八種組合000、001、010、011、10101、110、111。不難推出，n個邏輯變量有2n種組合。真值表右邊一欄為對應每種邏輯變量組合的邏輯函數(shù)。為了不漏掉一種組合，邏輯變量的取值按二進制數(shù)大小順序排列。［例1］列出前述“能上課嗎”問題的真值表。設(shè)前提滿足為1，不滿足為0，結(jié)論能成立為1，不成立為0，則其真值表如表2-1所示。［例2］列出前述“鍋爐報警”問題的真值表。設(shè)“溫度過高”為1，反之為0；“鍋爐缺水”為1，不缺水為0；“蒸汽壓力過高”為1，反之為0。其真值表如表2-2所示。

2.2三種基本邏輯運算

在實際中可能遇到的邏輯問題是千變?nèi)f化的，有的數(shù)字系統(tǒng)如計算機還十分復雜。但仔細分析，它們都可用三種基本的邏輯運算綜合出來。這三種基本運算就是：邏輯乘——“與運算”；邏輯加——“或運算”；邏輯非——“非運算”。在此基礎(chǔ)上本節(jié)還將介紹“與非”、“或非”、“與或非”、“異或”、“同或”幾種用得較多的復合邏輯。實現(xiàn)上述運算的電路稱為邏輯電路，常常又稱為“門電路”。進行與運算的電路稱為“與門”，進行與非運算的電路則稱為“與非門”，其它類推。2.2.1與邏輯（與運算、邏輯乘）

邏輯乘指出，必須所有前提條件同時具備，結(jié)論方能成立。以開關(guān)控制燈的情況為例，如圖2-1所示，由二個串聯(lián)開關(guān)A、B控制燈F的亮和滅。顯然，只有當開關(guān)A與B同時合上燈才亮，否則燈是滅的。將這種控制過程進行邏輯描述，作如下規(guī)定：

開關(guān)A或B斷開為0；

開關(guān)A或B合上為1；

燈F滅為0；燈F亮為1。圖2-1與邏輯實例其真值表如表2-3所示。與邏輯的邏輯函數(shù)表達式為

F=A·B=（A∩B）=（A∧B）

觀察例1的情況，它也是一種與運算，其邏輯函數(shù)式為

F=ABCD

實現(xiàn)“與”運算的器件叫做與門，它的邏輯符號有圓

型和方型三種，如圖2-2所示。本書采用國際標準，見圖

2-2(c)。圖2-2“與”門邏輯符號及波形圖(a)過去常用符號；(b)國外流行符號；

(c)國標符號；(d)波形圖運用“與”邏輯函數(shù)式，可將兩邏輯變量的運算結(jié)果表示如下：

如已知“與”門輸入的波形，則可根據(jù)“與”運算的邏輯功能畫出輸出F的波形，即輸出波形是輸入邏輯變量經(jīng)過“與”運算的結(jié)果，如圖2-2（d)所示。我們規(guī)定高電平為“1”，低電平為“0”。2.2.2或邏輯（或運算、邏輯加）

“或”運算表示的邏輯關(guān)系是：只要一個前提條件具備了，結(jié)論就成立。我們?nèi)匀挥瞄_關(guān)控制燈為例，如圖2-3所示，由兩個關(guān)聯(lián)的開關(guān)A、

B控制燈F。顯然只要開關(guān)A或B合上，或者A、

B均合上，燈F都亮，只有當A、B均斷開關(guān)才滅。仍規(guī)定：開關(guān)合上為1；開關(guān)斷開為0；燈亮為1；燈滅為0。或運算的真值表如表2-4所示。圖2-3“或”邏輯實例“或”邏輯的邏輯函數(shù)表達式為

F=A+B=A∪B=A∨B

例2就是一種“或”邏輯運算，其邏輯函數(shù)關(guān)系為

F=A+B+C

實現(xiàn)“或”運算的器件叫做“或”門。其邏輯符號如圖2-4所示。圖2-4或門邏輯符號及波形圖(a)過去常用符號；(b)國外流行符號；

(c)國標符號；(d)波形圖利用或邏輯函數(shù)式可將兩邏輯變量的運算結(jié)果表示如下：

如已知“或”門輸入波形，則可根據(jù)“或”運算的邏輯功能畫出輸出F的波形，如圖2-4(c)所示。2.2.3非邏輯（非運算、邏輯反）

“非”運算表示邏輯否定，它是邏輯運算中一種特有的開式，在邏輯代數(shù)中起著十分重要的作用。

仍以開關(guān)控制燈的過程來說明，如圖2-5所示。開關(guān)位置和燈的情況仍按上述規(guī)定。

顯然開關(guān)合上燈滅，開關(guān)斷開燈亮。其真值表如表2-5所示。其邏輯函數(shù)表達式為

F=A

完成其邏輯功能的器件稱為“非”門。其邏輯符號如圖2-6所示。圖2-5“非”門實例圖2-6非門的邏輯符號及波形圖(a)過去常用符號；(b)國外流行符號；

(c)國標符號；(d)波形圖2.3常用的復合邏輯

“與”、“或”、“非”是邏輯代數(shù)中最基本的三種運算，任何復雜的邏輯函數(shù)都可以通過“與”、“或”、“非”的組合來構(gòu)成。我們稱“與”、“或”、“非”是一個完備集。但是它不是最好的完備集，因為它要使用三種不同規(guī)格的邏輯門。人們希望用較少種類的門來完成更多的功能。分析表明，構(gòu)成完備集不能缺少邏輯非。這種邏輯非與其它兩種邏輯組合起來，可以分別組成“與非”、“或非”、“與或非”三種復雜邏輯。它們均是完備集，即使用這三種復合邏輯的任何一種，就可完成“與”、“或”、“非”的功能。這樣就給我們的設(shè)計工作帶來了方便，只要具備一種門就可完成全部邏輯運算，設(shè)計出任何邏輯電路。2.3.1“與非”邏輯

“與非”邏輯是“與”邏輯和“非”邏輯的組合,先“與”再“非”。其表達式為

F=A·B

實現(xiàn)“與非”邏輯運算的電路叫“與非門”。其邏輯符號和波形圖如圖2-7所示。其關(guān)系可總結(jié)為：輸入見“0”，輸出為“1”；輸入全“1”，輸出為“0”。圖2-7與非門的邏輯符號及波形圖(a)常用符號；(b)國外流行符號；(c)國標符號；(d)波形圖2.3.2“或非”邏輯

“或非”邏輯是“或”邏輯和“非”邏輯的組合,先“或”后“非”。其表達式為：

F=A+B

實現(xiàn)“或非”邏輯運算的電路叫“或非門”。其邏輯符號和波形圖如圖2-8所示。其關(guān)系總結(jié)為：輸入見“1”，輸出為“0”；輸入全“0”，輸出為“1”。圖2-8或非門的邏輯符號及波形圖

(a)常用符號；(b)國外流行符號；(c)國標符號；(d)波形圖

2.3.3“與或非”邏輯

“與或非”邏輯是“與”、“或”、“非”三種基本邏輯的組合,先“與”再“或”最后“非”。其表達式為：

F=AB+CD

實現(xiàn)“與或非”邏輯運算的電路叫“與或非門”。其邏輯符號如圖2-9所示。圖2-9與或非門的邏輯符號(a)常用符號；(b)國外流行符號；(c)國標符號2.3.4“異或”邏輯與“同或”邏輯

1.二變量的“異或”與“同或”邏輯

除了上述三種復合邏輯外，還有兩種十分有用的復合邏輯，即“異或”邏輯和“同或”邏輯（有的資料上將“同或”邏輯又稱為“符合”邏輯）。它們都是兩變量的邏輯函數(shù)。

“異或”邏輯是指輸入在二變量的情況下，輸入兩變量相異時輸出為“1”；相同時輸出為“0”。其邏輯函數(shù)式為

“同或”邏輯是指輸入在兩變量的情況下，輸入兩變量相同時輸出為“1”；相異時輸出為“0”。其邏輯函數(shù)式為

它們的真值表如表2-6所示。實現(xiàn)“異或”邏輯和“同或”邏輯的電路分別稱為“異或”門和“同或”門，它們的邏輯符號及波形圖如圖2-10、圖2-11所示。圖2-10異或門的邏輯符號及波形圖過去常用符號；(b)國外流行符號；(c)國標符號；(d)波形圖圖2-11同或門的邏輯符號及波形圖過去常用符號；(b)國外流行符號；

(c)國標符號；(d)波形圖由表2-6可知，兩變量的“異或邏輯”和“同或邏輯”互為反函數(shù)，即

多變量的“異或”或“同或”運算，要利用兩變量的“異或門”或“同或門”來實現(xiàn)。如F=A＋B＋C，Y=A⊙B⊙C,實

現(xiàn)電路分別如圖2-12和圖2-13所示。

2.奇偶特性

奇數(shù)個“1”相異或結(jié)果為1；偶數(shù)個1相異或結(jié)果為0。

利用此特性，可作為奇偶校驗碼校驗位的產(chǎn)生電路,

也可以用作奇校驗碼的接收端的檢測電路。當它輸出“0”時，表示輸入代碼有錯碼；當它輸出“1”時，表示輸入代碼基本無錯碼。

該電路也可用于偶校驗碼產(chǎn)生電路和偶校驗碼錯碼檢測，只是其輸出值“1”和“0”的含義與檢測奇校驗碼時相反。圖2-14奇偶校驗碼的產(chǎn)生電路和檢測電路(a)奇校驗碼產(chǎn)生電路；(b)奇偶校驗碼的檢測電路圖2-15原碼、反碼控制電路2.3.5正負邏輯

在數(shù)字系統(tǒng)中，邏輯值是用邏輯電平表示的。若用

邏輯高電平UH表示邏輯“真”，用邏輯低電平UL表示邏輯“假”，則稱為正邏輯；反之，則稱為負邏輯。本教材采用正邏輯。當規(guī)定“真”記作“1”，“假”記作“0”時，正邏輯可描述為：若UH代表“1”，UL代表“0”，則為正邏輯；反之，則為負邏輯。

正負邏輯關(guān)系如下：某電路輸入的高低電平如表2-7(a)所示，如按正邏輯定義，由表2-7(b)可看出是與非邏輯，如按負邏輯定義，如表2-7(c)所示,它又是或非邏輯，即正與非邏輯與負或非邏輯相等。2.4集成邏輯門電路

用以實現(xiàn)基本邏輯運算和復合邏輯運算的單元電路稱為門電路。與上一章里所講的基本邏輯運算和復合邏輯運算相對應，常用的邏輯門電路有與門、或門、非門、與非門、或非門、與或非門、異或門等。在最初的數(shù)字邏輯電路中，門電路都是用若干個分立的半導體器件和電阻連接而成的。由這種分立元件組成的門電路要組成大規(guī)模數(shù)字電路十分困難。隨著集成電路工藝水平的不斷提高，現(xiàn)在可以把大量的門電路用工藝的方法制造在一塊很小的半導體芯片上，給數(shù)字電路的應用開拓了廣闊的天地。把若干個有源器件和無源器件及其連線，按照一定的功能要求，制作在同一塊半導體基片上，這樣的產(chǎn)品叫集成電路。若它完成的功能是邏輯功能或數(shù)字功能，則稱為邏輯集成電路或數(shù)字集成電路。最簡單的數(shù)字集成電路是集成邏輯門。

集成邏輯門，按照其組成的有源器件的不同可分為兩大類：一類是雙極性晶體管邏輯門；另一類是單極性絕緣柵場效應管邏輯門，簡稱MOS門。雙極性晶體管邏輯門主要有TTL門(晶體管-晶體管邏輯門)、ECL門(射極耦合邏輯門)和I2L門(集成注入邏輯門)等。

單極性MOS門主要有PMOS門(P溝道增強型MOS管構(gòu)成的邏輯門)、NMOS門(N溝道增強型MOS管構(gòu)成的邏輯門)和CMOS門(利用PMOS管和NMOS管形成的互補電路構(gòu)成的門電路，故又叫做互補MOS門)。由于我們主要是應用集成電路，不是去設(shè)計集成電路，所以我們主要關(guān)心集成電路的外特性，如何使用集成電路以及各種集成電路的性能比較。對集成電路內(nèi)部電路的分析、計算，我們不涉及。如需了解，可參閱有關(guān)資料。2.4.1TTL集成邏輯門電路

目前使用的雙極型數(shù)字集成電路是TTL和ECL系列、I2L系列。TTL是應用最早，技術(shù)比較成熟的集成電路，曾被廣泛使用。大規(guī)模集成電路的發(fā)展要求每個邏輯單元電路的結(jié)構(gòu)簡單，并且功耗低。TTL電路不能滿足這個條件，因此逐漸被CMOS電路取代，退出其主導地位。由于TTL技術(shù)在整個數(shù)字集成電路設(shè)計領(lǐng)域中的歷史地位和影響，很多數(shù)字系統(tǒng)設(shè)計技術(shù)仍采用TTL技術(shù)，特別是從小規(guī)模到中規(guī)模數(shù)字系統(tǒng)的集成。之后推出了新型的低功耗和高速TTL器件，這種新型的TTL使用肖特基勢壘二極管，以避免雙極型晶體管工作在飽和狀態(tài)，從而提高工作速度。最早的TTL門電路是74系列。后來出現(xiàn)了改進型的74H系列，其工作速度提高了，但功耗卻增加了。而74L系列的功耗降低了很多，但工作速度也降低了。為了解決功耗和速度之間的矛盾，推出了低功耗和高速的74S系列，它使用肖特基晶體三極管，使電路的工作速度和功耗均得到改善。之后又生產(chǎn)出74LS系列，其速度與74系列相當，但功耗卻降低到74系列的1/5。74LS系列廣泛應用于中、小規(guī)模集成電路。隨著集成電路的發(fā)展，生產(chǎn)出進一步改進的74AS和74ALS系列。74AS系列與74S系列相比，功耗相當，但速度卻提高了兩倍。74ALS系列將74LS系列的速度和功耗又進一步提高。而74F系列的速度和功耗介于74AS和74ALS之間，廣泛應用于速度要求較高的TTL邏輯電路。

ECL也是一種雙極型數(shù)字集成電路，其基本器件是差分對管。飽和型的TTL電路中，晶體三極管作為開關(guān)在飽和區(qū)和截止區(qū)切換，其退出飽和區(qū)需要的時間較長。而ECL電路中晶體三極管不工作在飽和區(qū)，因此工作速度極高。但ECL器件功耗比較高，不適合制成大規(guī)模集成電路，因此不像CMOS或TTL系列被廣泛使用。ECL電路主要用于高速或超高速數(shù)字系統(tǒng)或設(shè)備中。砷化鎵是繼鍺和硅之后發(fā)展起來的新一代半導體材料。由于砷化鎵器件中載流子的遷移率非常高，因而其工作速度比硅器件快得多，并且具有功耗低和抗輻射的特點，已成為光纖通信、移動通信以及全球定位系統(tǒng)等應用的首選電路。

I2L電路是20世紀70年代發(fā)展起來的一種雙極型晶體管邏輯電路，它具有如下優(yōu)點：（1）它的電路結(jié)構(gòu)簡單，集成度高。

（2）各邏輯單元之間不需要隔離。

（3）I2L電路能夠在低電壓、微電流下工作,故功耗低。但是I2L電路也存在兩個嚴重的缺點：

（1）抗干擾能力差。

（2）開關(guān)速度慢。目前I2L電路主要用于制作大規(guī)模集成電路的內(nèi)部邏輯電路，很少用來制作中、小規(guī)模集成電路產(chǎn)品。

TTL電路存在的最大問題是功耗較大。因此它只能制作小規(guī)模集成電路（SmallScaleIntegration,簡稱SSI，其中僅包含10個以內(nèi)的門電路）和中規(guī)模集成電路(MediumScaleIntegratin,簡稱MSI，其中包含10~100個門電路)，而無法制作成大規(guī)模集成電路（LargeScaleIntegration,簡稱LSI，其中包含100~10000個門電路）和超大規(guī)模集成電路（VeryLargeScaleIntegration,簡稱VLSI，其中包含10000個以上的門電路）。2.4.2CMOS集成邏輯門電路

CMOS邏輯門電路是在TTL電路之后出現(xiàn)的一種廣泛應用的數(shù)字集成器件。按照器件結(jié)構(gòu)的不同形式，可以分為NMOS、PMOS和CMOS三種邏輯門電路。由于制造工藝的不斷改進，CMOS電路已成為占主導地位的邏輯器件，其工作速度已經(jīng)趕上甚至超過TTL電路，它的功耗和抗干擾能力則遠優(yōu)于TTL。因此，幾乎所有的超大規(guī)模存儲器以及PLD（可編程邏輯器件）器件都采用CMOS工藝制造，且費用較低。早期生產(chǎn)的CMOS門電路為4000系列，后來發(fā)展為4000B系列，其工作速度較慢，與TTL不兼容，但它具有功耗低、工作電壓范圍寬、抗干擾能力強的特點。隨后出現(xiàn)了高速CMOS器件74HC和74HCT系列。與4000B系列相比，其工作速度快，帶負載能力強。74HCT系列與TTL兼容，可與TTL器件交換使用。另一種新型CMOS系列是74VHC和74VHCT系列，其工作速度達到了74HC和74HCT系列的兩倍。對于54系列產(chǎn)品，其引腳編號及邏輯功能與74系列基本相同，所不同的是54系列是軍用產(chǎn)品，適用的溫度范圍更寬，測試和篩選標準更嚴格。近年來，隨著便攜式設(shè)備（例如平板電腦、數(shù)字相機、手機等）的發(fā)展，要求使用體積小、功耗低、電池耗電小的半導體器件，因此先后推出了低電壓CMOS器件74LVC系列，以及超低電壓CMOS器件74AUC系列，并且半導體制造工藝可以使它們的成本更低、速度更快，同時大多數(shù)低電壓器件的輸入輸出電平可以與5V電源的CMOS或TTL電平兼容。不同的CMOS系列器件對電源電壓要求不一樣。

CMOS是數(shù)字邏輯電路的主流工藝技術(shù)，但CMOS技術(shù)卻不適合用在射頻和模擬電路中。因此BiMOS成為射頻系統(tǒng)中用得最多的工藝技術(shù)。BiMOS集成電路將雙極型晶體管的高速性能和高驅(qū)動能力，以及CMOS的高密度、低功耗和低成本等優(yōu)點結(jié)合起來，并且既可用于數(shù)字集成電路，也可用于模擬集成電路。BiMOS技術(shù)主要用于高性能集成電路的生產(chǎn)。2.4.3集成邏輯門電路的特性與參數(shù)

在實際應用中，一般根據(jù)生產(chǎn)廠家所提供的器件手冊選取邏輯門電路，手冊中一般會給出器件的特性和技術(shù)參數(shù)。如傳輸特性、輸入和輸出高低電平、噪聲容限等。下面分別進行介紹。

1.傳輸特性

電壓傳輸特性是指其輸出電壓uo隨輸入電壓ui變化的曲線，反相器的電壓傳輸特性如圖2-16所示。圖2-16邏輯門電路的傳輸特性(a)電壓傳輸測試圖；(b)電壓傳輸特性

2.輸出高電平UOH、輸出低電平UOL

從電壓傳輸特性曲線（如圖2-16(b)所示），可讀出UOH和UOL值，不同的門電路，由于內(nèi)部結(jié)構(gòu)的差異，其值也有所不同。

對TTL門電路，UOH：3.6~2.6V;UOL:0.2~0.35V。對于典型工作電壓為5V的74HC系列的CMOS邏輯電路，UOH=5V，UOL=0V。

3.噪聲容限

噪聲容限表示門電路的抗干擾能力。從傳輸特性曲線可以看出，無論輸出高電平，還是低電平，都允許輸入信號在一定范圍內(nèi)變化，而輸出電平基本不變化。超過這個范圍，輸出電平將發(fā)生變化。由傳輸特性可確定其噪聲容限。由圖2-17可求出：當輸出低電平時，其輸入高電平的噪聲容限為

UNH=UIH－UImin當輸出高電平時，其輸入低電平的噪聲容限為

UNL=UImax－UIL

由于前一級驅(qū)動門電路的輸出就是后一級負載門電路的輸入，故噪聲容限又可通過下式求出：

UNH=UOHmin－UImin

UNL=UILmax－UOLmax圖2-17噪聲容限

4.傳輸延遲時間

傳輸延遲時間是表征門電路開關(guān)速度的參數(shù)，它說明門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長的時間。當門電路的輸入端加入一脈沖波形時，其相應的輸出波形如圖2-18所示。圖2-18門電路傳輸延遲波形圖通常輸出波形下降沿、上升沿的中點與輸入波形對

應沿中點之間的時間間隔，分別用tpLH和tpHL表示，由于CMOS門電路輸出級的互補對稱性，其tpLH和tpHL相等。

有時也采用平均傳輸延遲時間這一參數(shù)，即tpd=(tpLH+tpHL)/

2。在圖2-18中還標出了上升時間tr和下降時間tf。表2-8所示為幾種CMOS集成電路在典型工作電壓時的傳輸延遲時間。由表可見，低電壓和超低電壓電路的工作速度要快得多。

5.功耗

功耗是門電路的重要參數(shù)之一。功耗有靜態(tài)和動態(tài)之分。所謂靜態(tài)功耗，指的是當電路的輸出沒有狀態(tài)轉(zhuǎn)換時的功耗。靜態(tài)時，CMOS電路的電流非常小，使得靜態(tài)功耗非常低，所以CMOS電路廣泛應用于要求功耗較低或電池供電的設(shè)備，例如便攜計算機、手機和平板電腦等。這些設(shè)備在沒有輸入信號時，功耗非常低。

CMOS電路在輸出發(fā)生狀態(tài)轉(zhuǎn)換時的功耗稱為動態(tài)功耗。它主要由兩部分組成。其中一部分是由于電路輸出狀態(tài)轉(zhuǎn)換的瞬間，其等效電阻比較小，從而導致有較大的電流從電源UDD經(jīng)CMOS電路流入地。這部分功耗可由下式表示

式中f為輸出信號的轉(zhuǎn)換頻率；UDD為供電電源；CPD稱為功耗電容，可以在數(shù)據(jù)手冊中查到，74HC系列為20pF,74LVC系列為15pF。動態(tài)功耗的另一部分是因為CMOS管的負載通常是電容性的，當輸出由高電平到低電平，或者由低電平到高電平轉(zhuǎn)換時，會對電容進行充放電，這個過程將增加電路的損耗。這部分動態(tài)功耗為

式中CL為負載電容。由此得到CMOS電路總的動態(tài)功耗為

由上式可見，CMOS動態(tài)功耗正比于轉(zhuǎn)換頻率和電源電壓的平方。當工作頻率比較高時，CMOS門的功耗可能會超過TTL門。在設(shè)計CMOS電路時，選用低電源電壓器件，例如3.3V供電電源74LVC系列或1.8V供電電源74AUC系列，以降低功耗。

6.延時—功耗積

理想的數(shù)字電路或系列，要求它既速度高，同時功耗又低。在工程實踐中，要實現(xiàn)這種理想情況是較為困難的。高速數(shù)字電路往往需要以較大的功耗為代價。一種綜合性的指標稱為延時—功耗積，用符號DP表示，單位為J（焦［耳］），即

DP=tpdP0

式中tpd=(tpHL+tpHL)/2,PD為門電路的功耗，一個邏輯門器件的DP的值愈小，表明它的特性愈接近于理想情況。圖2-19所示為用傳輸延遲電時間tpd和功耗PD綜合描述各種邏輯門電路的性能。圖2-19各種門電路的延遲時間與功耗的關(guān)系圖

7.扇入數(shù)與扇出數(shù)

門電路的扇入系數(shù)取決于它的輸入端和個數(shù)，例如一個3輸入端的與非門，其扇入系數(shù)NI=3。

門電路的扇出系數(shù)是指其在正常工作情況下，所能帶的同類門電路的最大數(shù)目。扇出系數(shù)的計算稍復雜些，這時要考慮兩種情況，一種是負載電流從驅(qū)動門流向外電路，稱為拉電流負載；另一種情況是負載電流從外電路流入驅(qū)動門，稱為灌電流負載，如圖2-20所示。拉與灌形象地表明了負載的性質(zhì)。

1）拉電流工作情況

圖2-20(a)所示為拉電流負載的情況，圖中左邊為驅(qū)動門，右邊為負載門。當驅(qū)動門的輸出端為高電平時，將有電流IOH從驅(qū)動門拉出而流入負載門，負載門的輸入電流為IIH。當負載門的個數(shù)增加時，總的拉電流將增加，會引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了負載門的個數(shù)。這樣，輸出為高電平時的扇出系數(shù)可表示如下

2）灌電流工作情況

圖2-20(b)所示為灌電流負載的情況，當驅(qū)動門的輸出端為低電平時，負載電流IOL流入驅(qū)動門，它是負載門輸入端電流IIL之和。當負載門的個數(shù)增加時，總的灌電流IOL

將增加，同時也將引起輸出低電壓UOL的升高。當輸出為低電平，并且保證不超過輸出低電平的上限值時，驅(qū)動門所能驅(qū)動同類門的個數(shù)由下式?jīng)Q定圖2-20扇出系數(shù)的計算(a)拉電流負載；(b)灌電流負載一般邏輯器件的數(shù)據(jù)手冊中并不給出扇出系數(shù)，而必須用計算或用實驗的方法求得，并注意在設(shè)計時留有余地，以保證數(shù)字電路或系統(tǒng)能正常地運行。在實際的工程設(shè)計中，如果輸出高電平電流IOH與輸出低電平電流IOL不

相等，則NOL≠NOH，常取二者中的最小值。

CMOS門電路扇出系數(shù)的計算分兩種情況：一種是帶CMOS負載，另一種是帶TTL負載。負載類型不同，數(shù)據(jù)手冊中給出的輸出高電平電流IOH或者輸出低電平電流IOL

也不相同。當所帶負載為CMOS電路時，根據(jù)器件數(shù)據(jù)手冊，查得74HC/74HCT的輸出電流IOH=－20μA，IOL=

20μA。輸入電流IIH=1μA，IIL=－1μA。數(shù)據(jù)前的負號表示電流從器件流出，反之表示電流流入器件，計算時只取絕對值。所以NOH=NOL=20μA/1μA=20，即最多可接同類電路的輸入端數(shù)為20個。上述CMOS扇出系數(shù)的計算是保證CMOS驅(qū)動門的高

電平輸出為4.9V。如果允許其高電平輸出降至TTL門的邏輯電平3.84V（低電平亦然），則IOH和IOL分別為－4mA和4mA，此時計算出的扇出數(shù)為4000。實際不可能達到這么大的數(shù)，因為CMOS門的輸入電容比較大，電容的充放電電流不能忽略。

74HCT系列與TTL兼容，如果CMOS所帶負載為74LS系列的TTL門電路，此時IOH=IOL=4mA，而IIH=0.02mA,IIL=0.4mA，可計算高電平輸出時的扇出系數(shù)低電平輸出時的扇出系數(shù)2.4.4開路門與三態(tài)門

1.開路門

開路門有TTL的集電極開路門（OC門）和CMOS的漏極開路門（OD門）。其邏輯符號如圖2-21所示。圖2-21開路門為當一個門輸出是高電平，另一個門輸出是低電平時，則輸出高電平的門將向輸出低電平的門灌入很大的電流，如圖2-22所示。其結(jié)果是燒壞器件，或產(chǎn)生邏輯上的錯誤，輸出的電平既非高電平，也非低電平，使得系統(tǒng)無法正常工作。圖2-22一般門電路并聯(lián)使用開路門在使用時應注意兩點：

（1）使用時，輸出端與直流電源之間要外接電阻R，如圖2-23所示，這樣開路門才能正常工作。

（2）開路門關(guān)聯(lián)使用完成“與”的邏輯功能，稱為

“線與”。

開路門輸出并聯(lián)使用，此時門電路的電流均由直流電源通過電阻R直接提供。

開路門還可作為電平轉(zhuǎn)換電路，如圖2-24所示，電路可將+5V高電平轉(zhuǎn)換為12V高電平。圖2-23開路門并聯(lián)使用圖2-24電平轉(zhuǎn)換電路

2.三態(tài)門

三態(tài)門的出現(xiàn)，是為了適應數(shù)字系統(tǒng)采用總線結(jié)構(gòu)的需要。三態(tài)門具有三種狀態(tài)，除了高電平（“1”）、低電平（“0”）外，還有高阻態(tài)，其電路和功能表如圖2-25所示。圖2-25三態(tài)門及功能(a)高電平控制；(b)低電平控制下面介紹三態(tài)門的應用。以CPU為例，CPU采用總線結(jié)構(gòu)，共有數(shù)據(jù)總線DB、地址總線AB和控制總線CB，所有的外部設(shè)備均連到總線上，而CPU每一時刻只能和一個外部設(shè)備交換信息。為保證信息可靠地傳送，要求其它外部設(shè)備必須與總線斷開（即呈現(xiàn)高阻態(tài)）。這就要求所有連在總線的外部設(shè)備的接口電路必須具有三態(tài)結(jié)構(gòu)。以圖2-26為例，CPU總線連有四個外部設(shè)備A、B、C、D，它們的EN端均是低電平選中。如系統(tǒng)要與外部設(shè)備A交換信息，首先向A發(fā)出選中信號，即ENA=0，其余的EN端均為高電平，使其與總線之間呈現(xiàn)高阻態(tài)（即與總線斷開）。這樣即保證了外設(shè)A與CPU的信息交流。圖2-26總線結(jié)構(gòu)上三態(tài)門的應用2.4.5集成邏輯門在使用中的實際問題

1.接口電路

接口電路的作用是通過邏輯電平的轉(zhuǎn)換，把不同邏輯值的電路(如TTL和MOS門電路)連接起來；或者用來驅(qū)動集成電路本身驅(qū)動不了的大電流及大功率負載；也可用來切斷干擾源通道，增強抗干擾能力。

接口電路有系統(tǒng)接口(如PIO、SIO、CTC等)和器件之間的接口兩類。下面只介紹幾種用于器件之間的簡單接口。

1)TTL門與CMOS門的接口

凡是和TTL門兼容的CMOS門(如74HCT××和74ACT××系列CMOS門)可以和TTL的輸出端連接，不必外加元器件。

當CMOS門的邏輯電平與TTL不同，但兩者的電源電

壓相近時，可以在TTL門的輸出端和UDD之間接入上拉電阻R1，以提高TTL門的輸出高電平。如圖2-27(a)所示，這樣當TTL與非門有一個輸入端接低電平時，流過R1的電流很小，使其輸出高電平接近UDD，滿足CMOS門的要求。

R1的取值方法和OC門的上拉電阻的取值方法相同(約在幾百歐到幾千歐之間)。當UDD>>UCC時，上述方法不再適用。否則，會使

TTL所承受反壓(約為UDD)超過其耐壓極限而損壞。解決的

方法之一是在TTL門和CMOS門之間插入一級OC門，如圖2-27(b)所示(OC門的輸出管均采用高反壓管，其耐壓可高達30V以上)。另一種方法是采用專用于TTL門和CMOS門之間的電平移動器，如CC40109。它實際上是一個帶電平偏移電路的CMOS門電路。它有兩個供電端鈕UCC和UDD。若把UCC端接TTL的電源，把UDD端接CMOS的電源，則它能接收TTL的輸出電平，而向后級CMOS門輸出合適的UIH和UIL。應用電路如圖2-27(c)

所示。圖2-27TTL→CMOS的接口(a)電路一；(b)電路二；(c)電路三

2)CMOS門與TTL門的電平匹配

CMOS門的UOH≈UDD，UOL≈0V，滿足TTL門對UIH和UIL的邏輯要求。但是當UDD太高時，有可能使TTL損壞。另外，雖然CMOS門的拉電流IOH近似等于灌電流IOL，但

是因為TTL門的IIS>>IIH，所以，當用CMOS門驅(qū)動TTL門時，將無法保證CMOS門輸出符合規(guī)定的低電平。因為CMOS門輸出UOL時，TTL門的IIS將灌入CMOS門輸出端，使UOL升高。因此接口電路既要把輸出高電平降低到TTL門所允許的范圍內(nèi)，又要對TTL門有足夠大的驅(qū)動電流。具體實現(xiàn)方法如下：方法一：采用專用的CMOS→TTL電平轉(zhuǎn)換器，如74HC4049(六反相器)或74HC4050(六緩沖器)。由于它們

的輸入保護電路特殊，因而允許輸入電壓高于電源電壓

UDD。例如，當UDD=5V時，其輸入端所允許輸入的最

高電壓為15V，而其輸出

電平在TTL的UIH和UIL的允許范圍內(nèi)。應用電路如圖

2-28(a)所示。圖2-28CMOS→TTL的接口(a)電路一；(b)電路二；(c)電路三方法二：采用CMOS漏極開路門(OD門)，如CC40107。當UDD=5V時，其IOL≥16mA，應用電路如圖2-28(b)所示。方法三：用分立三極管開關(guān)。應用電路如圖2-28(c)

所示。

方法四：將同一封裝內(nèi)的門電路并聯(lián)應用，以加大驅(qū)動能力。

3)TTL、CMOS與大電流負載的接口

大電流負載通常對輸入電平的要求很寬松，但要求有足夠大的驅(qū)動電流。最常見的大電流負載有繼電器、脈沖變壓器、顯示器、指示燈、可關(guān)斷可控硅等。普通門電路很難驅(qū)動這類負載，常用的方法有如下幾種：方法一：在普通門電路和大電流負載間，接入和普通門電路類型相同的功率門(也叫驅(qū)動門)。有些功率門的驅(qū)動電流可達幾百毫安。

方法二：利用OC門或OD門(CMOS漏極開路門)做接口。把OC門或OD門的輸入端與普通門的輸出端相連，把大電流負載接在上拉電阻的位置上。方法三：用分立的三極管或MOS管做接口電路來實現(xiàn)電流擴展，為充分發(fā)揮前級門的潛力，應將拉電流負載變成灌電流負載，因為大多數(shù)邏輯門的灌電流能力比拉電流能力強。例如，TTL門74××系列的IOH=0.4mA，IOL=

16mA。圖2-29是一個用普通TTL門接入三極管來驅(qū)動大電流負載的電路。圖2-29用三極管實現(xiàn)電流擴展設(shè)負載的工作電流IC=200mA，三極管的β=20，則三極管的基極電流IB=10mA。若不接R1、VD1、VD2，而把三極管的基極直接接TTL門的輸出端，則IB對TTL門構(gòu)成拉電流，其值已遠遠超過TTL門拉電流的允許值，會使其UOH大大降低，以致無法工作在開關(guān)狀態(tài)，甚至會因超過允許功耗而損壞。接入R1、VD1、VD2后，當TTL門輸出UOH時，VD1截止，IB由+5V→R1→VD2的支路提供，對TTL門不產(chǎn)生影響。當TTL門輸出UOL時，由+5V→R1→VD1的支路向TTL門灌入電流，只要R1取值合適，就可以使灌電流保持在TTL門所允許的范圍內(nèi)。該電路的工作過程如下：當兩個輸入端之一為低電平時，TTL門輸出UOH，VD1截止，

+5V的直流電源經(jīng)R1和VD2使三極管導通，負載進入工作狀態(tài)；當兩個輸入端全是高電平時，TTL門輸出UOL，使VD2和三極管均截止，負載停止工作。若門電路是CMOS門，則應把雙極性三極管換成

MOS管。由于CMOS門的拉電流和灌電流基本相等，故R1、VD1、VD2應當去掉，但必須在門的輸出端和MOS管的柵極間串接一個電阻，并且保留R2。

在數(shù)字電路中，往往需要要用發(fā)光二極管來顯示信息，例如電源接通或者斷開的提示、七段數(shù)碼顯示、圖形符號顯示等。

圖2-30