SoC設(shè)計方法與實(shí)現(xiàn)SoC功能驗(yàn)證(3)第九章SoC設(shè)計方法與實(shí)現(xiàn)基于斷言的驗(yàn)證基于斷言的驗(yàn)證通用驗(yàn)證方法學(xué)內(nèi)容大綱仿真驗(yàn)證面臨的問題：可觀測性和可控制性合適的輸入激勵能夠激活設(shè)計中的錯誤錯誤要能夠以某種預(yù)期的形式輸出基于斷言的驗(yàn)證（ABV，AssersionbasedVerification）采用斷言描述設(shè)計的行為用于仿真+屬性檢查（一種形式驗(yàn)證）基于斷言的驗(yàn)證驗(yàn)證實(shí)現(xiàn)所花費(fèi)的時間與驗(yàn)證的質(zhì)量仿真驗(yàn)證面臨的兩個問題可觀測性驗(yàn)證開發(fā)斷言的插入：自動產(chǎn)生仿真的檢查點(diǎn)斷言的作用斷言語言斷言語言CorSystemCSystemVerilogAssertion(SVA)PropertySpecificationLanguage(PSL)(IBM,basedonSugar)OpenVerificationLibrary(OVL)Verilog,VHDL示例：SystemVerilogAssertion立即斷言（Immediateassertions）語句：assert過程聲明主要用于仿真例子:檢查是否A等于Bassert(A==B);//AssertsthatAequalsB;ifnot,anerrorisgenerated示例：SystemVerilogAssertion同時完成的斷言（Concurrentassertions）語句：assertproperty

用于定義特殊的屬性主要用于半形式驗(yàn)證例子:“Read”和“Write”信號應(yīng)該永遠(yuǎn)不會同時存在assertproperty(!(Read&&Write));通用驗(yàn)證方法學(xué)通用驗(yàn)證方法學(xué)（UVM，UniversalVerificationMethodology)Cadence,、Synopsys和Mentor三家EDA公司聯(lián)合推出的驗(yàn)證方法學(xué)提供了標(biāo)準(zhǔn)化的構(gòu)建驗(yàn)證平臺的方法及豐富的基類庫2017年3月UVM成為IEEE1800.2-2017標(biāo)準(zhǔn)已被工業(yè)界廣泛應(yīng)用目的建立通用的、可重用的驗(yàn)證組件（UVC，UVMVerificationComponent）高效地進(jìn)行SoC功能驗(yàn)證（數(shù)字邏輯）減少驗(yàn)證的費(fèi)用UVM是建立在SystemVerilog平臺上的UVM是建立在SystemVerilog平臺上一個庫，它提供了一系列的接口，讓我們能夠更方便的進(jìn)行驗(yàn)證。示例：UVM對SystemVerilog的封裝需要在信息打印時同步輸出時間：在SystemVerilog中只能在display語句中調(diào)用time函數(shù)。在uvm中，只要使用uvm_warning，UVM會自動添加時間。UVM的關(guān)鍵特征數(shù)據(jù)設(shè)計能夠?qū)⒂脩舻尿?yàn)證環(huán)境劃分成一個個特定的數(shù)據(jù)項(xiàng)（dataitem）和組件(component)的集合，還集成了許多常規(guī)操作，并且能夠讓一些常用的操作例如復(fù)制、比較和打包自動進(jìn)行。激勵產(chǎn)生提供了一系列的類和底層結(jié)構(gòu)，能夠在細(xì)粒度上控制模型的數(shù)據(jù)流序列，同時也能夠在細(xì)粒度上控制系統(tǒng)級的激勵產(chǎn)生。驗(yàn)證平臺的創(chuàng)建和運(yùn)行測試程序UVM的基本類（basicclass）能夠使驗(yàn)證自動化。覆蓋模型的設(shè)計和驗(yàn)證策略能夠?qū)⒊墒斓脑O(shè)計與需要驗(yàn)證的設(shè)計結(jié)合起來，并且將函數(shù)功能覆蓋、物理部件和臨時部件、協(xié)議和數(shù)據(jù)驗(yàn)證整合到一個可重復(fù)使用的驗(yàn)證組件中。分析和調(diào)試能力能夠提供驗(yàn)證過程中的大量信息，如錯誤信息報告、事件日志和序列追蹤等。UVMtestbench基本結(jié)構(gòu)UVM采用了一種分層的、面向?qū)ο蟮姆椒▉黹_發(fā)testbench采用樹形組織結(jié)構(gòu)管理驗(yàn)證平臺UVM采用樹形組織結(jié)構(gòu)管理驗(yàn)證平臺的各個組件。每一個組件只需要在特定的phase執(zhí)行特定的任務(wù)由于采用了積木式模塊，并提供標(biāo)準(zhǔn)接口，驗(yàn)證設(shè)計人員能夠快速搭建可復(fù)用的驗(yàn)證組件和驗(yàn)證環(huán)境。實(shí)際驗(yàn)證平臺上的組件及其連接關(guān)系agent對應(yīng)物理接口協(xié)議不同的接口協(xié)議對應(yīng)不同的agent對于一個特定的env，將實(shí)例化、配置和構(gòu)建環(huán)境UMV中的仿真階段UVM驗(yàn)證是通過調(diào)用事務(wù)級代碼頂層模塊中的全局任務(wù)run_test()開始buildphases，將創(chuàng)建頂層驗(yàn)證平臺（top-