精品系列微課建設(shè)《數(shù)字電子技術(shù)》課程二進(jìn)制譯碼器主要要求：

理解譯碼的概念。

掌握二進(jìn)制譯碼器54LS138的邏輯功能和使用方法。理解其他常用譯碼器的邏輯功能和使用方法。掌握用二進(jìn)制譯碼器實現(xiàn)組合邏輯電路的方法。譯碼器2譯碼的概念與類型

譯碼是編碼的逆過程。

將表示特定意義信息的二進(jìn)制代碼翻譯出來。多輸入,多輸出的組合邏輯電路

譯碼器二進(jìn)制譯碼器二-十進(jìn)制譯碼器

顯示譯碼器譯碼器(即Decoder)

二進(jìn)制代碼

與輸入代碼對應(yīng)的特定信息

譯碼器3一.二進(jìn)制譯碼器將輸入二進(jìn)制代碼譯成相應(yīng)輸出信號的電路。n位

二進(jìn)制代碼

2n位

譯碼輸出二進(jìn)制譯碼器譯碼輸出100011010001001010000100Y3Y2Y1Y0A0A1譯碼輸入譯碼輸出高電平有效譯碼輸出011111101101110110111000Y3Y2Y1Y0A0A1譯碼輸入0000譯碼輸出低電平有效42線-4線譯碼器邏輯圖5允許譯碼器工作禁止譯碼

Y7~Y0由輸入二進(jìn)制碼A2、A1、A0的取值決定。輸出邏輯函數(shù)式Y(jié)0=A2A1A0Y1=A2A1A0Y2=A2A1A0Y3=A2A1A0Y4=A2A1A0Y5=A2A1A0Y6=A2A1A0Y7=A2A1A011111111000000000111111111101101111110110111011111101011110111100101111101111100111111011010011111110110001111111100000111111111×××1111111111××××0Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STBSTCSTA輸出輸入54LS138

真值表

×11111111111111111111000000000111111110000000001111111111101111110111101111110111101111001111101111101111101101011111101100111111100003線-8線二進(jìn)制譯碼器真值表

(一)

譯碼器工作原理邏輯圖6(二)

二進(jìn)制譯碼器的應(yīng)用1、用于譯碼器的功能擴(kuò)展例：用兩片54LS138的8位輸出通過級聯(lián)實現(xiàn)4線-16線譯碼的輸出00不工作正常譯碼1不工作正常譯碼有一個為低電平有一個與代碼對應(yīng)的輸出端為低電平地址碼的最高位72、用作數(shù)據(jù)分配器在數(shù)據(jù)傳輸系統(tǒng)中，經(jīng)常需要將總線中的數(shù)據(jù)傳輸?shù)蕉鄠€支路中的一路上去，傳往支路中哪些一路，就需要用唯一地址譯碼器來選擇。在這種裝置中，譯碼器起著數(shù)據(jù)分配的作用，這種裝置叫數(shù)據(jù)分配器與地址代碼對應(yīng)的最小項如果令而將輸入數(shù)據(jù)D從端輸入，則在地址碼確定后、、均為1，那么，由地址確定的輸出，即總線上的數(shù)據(jù)D以反碼形式從端送出，欲得到原碼輸出只需在數(shù)據(jù)D與端之間加反相器即可譯碼器數(shù)據(jù)分配功能示意圖83、用作構(gòu)成組合邏輯函數(shù)利用一些附加的門電路將最小項（n位地址輸入的二進(jìn)制譯碼器有2n個代碼輸入，包含n變量函數(shù)的全部最小項）恰當(dāng)?shù)亟M合起來,即可產(chǎn)生任何n變量的組合邏輯函數(shù)即二進(jìn)制譯碼器可充當(dāng)組合邏輯函數(shù)發(fā)生器。[例]用3線-8線序列碼器74LS138實現(xiàn)下列多輸出組合邏輯函數(shù).輸出的邏輯函數(shù)式為9只要令74LS138的地址輸入端A2=A、A1=B、A0=C，則它的各輸出端就是各輸入變量最小項的反函數(shù)形式。即Y0—Y7分別對應(yīng)為m0—m7.解：

根據(jù)給定函數(shù)變換為最小項之和的形式運(yùn)用還原律和摩根定理將函數(shù)變換為在74LS138之后再加四個與非門就可以實現(xiàn)這些函數(shù)。10在用高電平輸出有效的譯碼器實現(xiàn)組合函數(shù)時,譯碼器輸出為各地址輸入變量最小項的原函數(shù).只要將下面的電路中的與非門換成或門就可以了11這種譯碼器是4線-10線譯碼器,它的功能是將8421BCD碼譯成10個有效電平(高電平或低電平)的輸出信號,所以稱其為二-十進(jìn)制譯碼器,屬于代碼變換譯碼器.二、二－十進(jìn)制譯碼器10個譯碼輸出端.