CMOS邏輯電路CMOS管與MOS管CMOS是互補型MOS管，以PMOS管作為驅(qū)動管，以NMOS管作為負(fù)載管。它用互補對稱的pMOS和nMOS對來實現(xiàn)一個邏輯電路中的“與〞、“或〞、“非〞等功能，其主要特點是低功耗、強抗干擾能力、集成密度高M(jìn)OS管mos管是金屬(metal)—氧化物(oxid)—半導(dǎo)體(semiconductor)場效應(yīng)晶體管，或者稱是金屬—絕緣體(insulator)—半導(dǎo)體。MOS管的source和drain是可以對調(diào)的，他們都是在P型backgate中形成的N型區(qū)。在多數(shù)情況下，這個兩個區(qū)是一樣的，即使兩端對調(diào)也不會影響器件的性能。這樣的器件被認(rèn)為是對稱的。MOS管MOS集成電路制造工藝比較簡單、成品率較高、功耗低、組成的邏輯電路比較簡單，集成度高、抗干擾能力強，特別適合于大規(guī)模集成電路。MOS集成電路包括:NMOS管組成的NMOS電路、PMOS管組成的PMOS電路及由NMOS和PMOS兩種管子組成的互補MOS電路，即CMOS電路。PMOS門電路與NMOS電路的原理完全相同，只是電源極性相反而已。MOS管工作原理MOS管主要參數(shù)1.開啟電壓VT開啟電壓〔又稱閾值電壓〕：使得源極S和漏極D之間開始形成導(dǎo)電溝道所需的柵極電壓；?標(biāo)準(zhǔn)的N溝道MOS管，VT約為3～6V；?通過工藝上的改進(jìn)，可以使MOS管的VT值降到2～3V。MOS管主要參數(shù)2.直流輸入電阻RGS

?即在柵源極之間加的電壓與柵極電流之比

?這一特性有時以流過柵極的柵流表示

?MOS管的RGS可以很容易地超過1010ΩMOS管主要參數(shù)3.漏源擊穿電壓BVDS在VGS=0〔增強型〕的條件下，在增加漏源電壓過程中使ID開始劇增時的VDS稱為漏源擊穿電壓BVDSID劇增的原因有以下兩個方面：〔1〕漏極附近耗盡層的雪崩擊穿〔2〕漏源極間的穿通擊穿有些MOS管中，其溝道長度較短，不斷增加VDS會使漏區(qū)的耗盡層一直擴展到源區(qū)，使溝道長度為零，即產(chǎn)生漏源間的穿通，穿通后源區(qū)中的多數(shù)載流子，將直接受耗盡層電場的吸引，到達(dá)漏區(qū)，產(chǎn)生大的ID。MOS管主要參數(shù)4.柵源擊穿電壓BVGS在增加?xùn)旁措妷哼^程中，使柵極電流IG由零開始劇增時的VGS，稱為柵源擊穿電壓BVGS。MOS管主要參數(shù)5.低頻跨導(dǎo)gm在VDS為某一固定數(shù)值的條件下，漏極電流的微變量和引起這個變化的柵源電壓微變量之比稱為跨導(dǎo)gm反映了柵源電壓對漏極電流的控制能力,是表征MOS管放大能力的一個重要參數(shù),一般在十分之幾至幾mA/V的范圍內(nèi)。MOS管主要參數(shù)6.導(dǎo)通電阻RON導(dǎo)通電阻RON說明了VDS對ID的影響，是漏極特性某一點切線的斜率的倒數(shù)在飽和區(qū)，ID幾乎不隨VDS改變，RON的數(shù)值很大，一般在幾十千歐到幾百千歐之間由于在數(shù)字電路中，MOS管導(dǎo)通時經(jīng)常工作在VDS=0的狀態(tài)下，所以這時的導(dǎo)通電阻RON可用原點的RON來近似對一般的MOS管而言，RON的數(shù)值在幾百歐以內(nèi)。MOS管主要參數(shù)7.極間電容三個電極之間都存在著極間電容：柵源電容CGS、柵漏電容CGD和漏源電容CDSCGS和CGD約為1～3pFCDS約在0.1～1pF之間。MOS管主要參數(shù)MOS管CMOS邏輯電路CMOS邏輯電路CMOS邏輯門電路是在TTL電路問世之后，所開發(fā)出的第二種廣泛應(yīng)用的數(shù)字集成器件，從開展趨勢來看，由于制造工藝的改進(jìn)，CMOS電路的性能有可能超越TTL而成為占主導(dǎo)地位的邏輯器件。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力那么遠(yuǎn)優(yōu)于TTL。此外，幾乎所有的超大規(guī)模存儲器件，以及PLD器件都采用CMOS藝制造，且費用較低。早期生產(chǎn)的CMOS門電路為4000系列，隨后開展為4000B系列。當(dāng)前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。在CMOS工藝制成的邏輯器件或單片機中，N型管與P型管往往是成對出現(xiàn)的。同時出現(xiàn)的這兩個CMOS管，任何時候，只要一只導(dǎo)通，另一只那么不導(dǎo)通〔即“截止〞或“關(guān)斷〞〕，所以稱為“互補型CMOS管〞。

CMOS邏輯電路制造集成電路的方法有多種，但對于數(shù)字邏輯電路而言CMOS是主要的方法。桌面?zhèn)€人計算機、工作站、視頻游戲以及其它成千上萬的其它產(chǎn)品都依賴于CMOS集成電路來完成所需的功能。CMOS的特點邏輯函數(shù)很容易用CMOS電路來實現(xiàn)。CMOS允許極高的邏輯集成密度。其含義就是邏輯電路可以做得非常小，可以制造在極小的面積上。用于制造硅片CMOS芯片的工藝已經(jīng)是眾所周知，并且CMOS芯片的制造和銷售價格十分合理。這些特征及其它特征都為CMOS成為制造IC的主要工藝提供了根底。CMOS邏輯電平高速CMOS電路的電源電壓VDD通常為+5V；Vss接地，是0V。高電平視為邏輯“1〞，電平值的范圍為：VDD的65%～VDD〔或者VDD-1.5V～VDD〕低電平視作邏輯“0〞，要求不超過VDD的35%或0～1.5V。+1.5V～+3.5V應(yīng)看作不確定電平。在硬件設(shè)計中要防止出現(xiàn)不確定電平。CMOS邏輯門電路的系列根本的CMOS——4000系列這是早期的CMOS集成邏輯門產(chǎn)品，工作電源電壓范圍為3～18V，由于具有功耗低、噪聲容限大、扇出系數(shù)大等優(yōu)點，已得到普遍使用。缺點是工作速度較低，平均傳輸延遲時間為幾十ns，最高工作頻率小于5MHz。高速的CMOS——HC〔HCT〕系列該系列電路主要從制造工藝上作了改進(jìn)，使其大大提高了工作速度，平均傳輸延遲時間小于10ns，最高工作頻率可達(dá)50MHz。HC系列的電源電壓范圍為2～6V。HCT系列的主要特點是與TTL器件電壓兼容，它的電源電壓范圍為4.5～5.5V。它的輸入電壓參數(shù)為VIH〔min〕=2.0V；VIL〔max〕=0.8V，與TTL完全相同。另外，74HC/HCT系列與74LS系列的產(chǎn)品，只要最后3位數(shù)字相同，那么兩種器件的邏輯功能、外形尺寸，引腳排列順序也完全相同，這樣就為以CMOS產(chǎn)品代替TTL產(chǎn)品提供了方便。先進(jìn)的CMOS——AC〔ACT〕系列該系列的工作頻率得到了進(jìn)一步的提高，同時保持了CMOS超低功耗的特點。其中ACT系列與TTL器件電壓兼容，電源電壓范圍為4.5～5.5V。AC系列的電源電壓范圍為1.5～5.5V。AC〔ACT〕系列的邏輯功能、引腳排列順序等都與同型號的HC〔HCT〕系列完全相同。CMOS邏輯門電路的主要參數(shù)CMOS門電路主要參數(shù)的定義同TTL電路，主要有以下幾種參數(shù)輸出高電平VOH與輸出低電平VOL閾值電壓Vth抗干擾容限傳輸延遲與功耗扇出系數(shù)輸出高電平VOH與輸出低電平VOLCMOS門電路VOH的理論值為電源電壓VDD，VOH〔min〕=0.9VDD；VOL的理論值為0V，VOL〔max〕=0.01VDD。所以CMOS門電路的邏輯擺幅〔即上下電平之差〕較大，接近電源電壓VDD值。閾值電壓Vth從CMOS非門電壓傳輸特性曲線中看出，輸出上下電平的過渡區(qū)很陡，閾值電壓Vth約為VDD/2?？垢蓴_容限CMOS非門的關(guān)門電平VOFF為0.45VDD，開門電平VON為0.55VDD。因此，其高、低電平噪聲容限均達(dá)0.45VDD。其他CMOS門電路的噪聲容限一般也大于0.3VDD，電源電壓VDD越大，其抗干擾能力越強。傳輸延遲與功耗CMOS電路的功耗很小，一般小于1mW/門，但傳輸延遲較大，一般為幾十ns/門，且與電源電壓有關(guān)，電源電壓越高，CMOS電路的傳輸延遲越小，功耗越大。前面提到74HC高速CMOS系列的工作速度己與TTL系列相當(dāng)。扇出系數(shù)因CMOS電路有極高的輸入阻抗，故其扇出系數(shù)很大，一般額定扇出系數(shù)可達(dá)50。但必須指出的是，扇出系數(shù)是指驅(qū)動CMOS電路的個數(shù)，假設(shè)就灌電流負(fù)載能力和拉電流負(fù)載能力而言，CMOS電路遠(yuǎn)遠(yuǎn)低于TTL電路。CMOS反相器由兩只增強型MOSFET組成，其中一個為N溝道結(jié)構(gòu)，另一個為P溝道結(jié)構(gòu)。為了電路能正常工作，要求電源電壓VDD大于兩個管子的開啟電壓的絕對值之和，即

VDD＞(VTN＋|VTP|)。根本CMOS反相器近似于一理想的邏輯單元，其輸出電壓接近于零或+VDD，而功耗幾乎為零。

CMOS反相器

1.與非門電路包括兩個串聯(lián)的N溝道增強型MOS管和兩個并聯(lián)的P溝道增強型MOS管。每個輸入端連到一個N溝道和一個P溝道MOS管的柵極。當(dāng)輸入端A、B中只要有一個為低電平時，就會使與它相連的NMOS管截止，與它相連的PMOS管導(dǎo)通，輸出為高電平；僅當(dāng)A、B全為高電平時，才會使兩個串聯(lián)的NMOS管都導(dǎo)通，使兩個并聯(lián)的PMOS管都截止，輸出為低電平。因此，這種電路具有與非的邏輯功能，即

CMOS門電路

1.與非門電路

2.或非門電路包括兩個并聯(lián)的N溝道增強型MOS管和兩個串聯(lián)的P溝道增強型MOS管。當(dāng)輸入端A、B中只要有一個為高電平時，就會使與它相連的NMOS管導(dǎo)通，與它相連的PMOS管截止，輸出為低電平；僅當(dāng)A、B全為低電平時，兩個并聯(lián)NMOS管都截止，兩個串聯(lián)的PMOS管都導(dǎo)通，輸出為高電平。

因此，這種電路具有或非的邏輯功能，其邏輯表達(dá)式為

2.或非門電路

3.異或門電路由一級或非門和一級與或非門組成。或非門的輸出，而與或非門的輸出L即為輸入A、B的異或

如在異或門的后面增加一級反相器就構(gòu)成異或非門，由于具有的功能，因而稱為同或門。

4，CMOS傳輸門傳輸門〔TG〕是一種傳輸模擬信號的模擬開關(guān)。CMOS傳輸門由一個P溝道和一個N溝道增強型MOSFET并聯(lián)而成。CMOS傳輸門除了作為傳輸模擬信號的開關(guān)之外，也可作為各種邏輯電路的根本單元電路。

4，CMOS傳輸門

CMOS時序邏輯電路CMOS時序電路在數(shù)字電路中，但凡任一時刻的穩(wěn)定輸出不僅決定于該時刻的輸入，而且還和電路原來狀態(tài)有關(guān)者都叫時序邏輯電路，也稱為再生電路，具有存儲功能。根本再生電路包括：雙穩(wěn)態(tài)電路、單穩(wěn)態(tài)電路和非穩(wěn)態(tài)電路。時序邏輯電路的分類時序邏輯電路可分為同步時序電路和異步時序電路兩大類。在同步時序邏輯電路中，存儲電路內(nèi)所有觸發(fā)器的時鐘輸入端都接于同一個時鐘脈沖源，因而，所有觸發(fā)器的狀態(tài)的變化都與所加的時鐘脈沖信號同步。在異步時序邏輯電路中，沒有統(tǒng)一的時鐘脈沖，有些觸發(fā)器的時鐘輸入端與時鐘脈沖源相連，只有這些觸發(fā)器的狀態(tài)變化才與時鐘脈沖同步，而其他觸發(fā)器狀態(tài)的變化并不與時鐘脈沖同步。CMOS指互補金屬氧化物(PMOS管和NMOS管)共同構(gòu)成的互補型MOS集成電路制造工藝。它的特點就是低功耗，這也是他近幾十年快速開展的根本原因。CMOS時序邏輯電路就是利用這種工藝制成的一種時序電路。雙穩(wěn)態(tài)電路是目前應(yīng)用最廣泛和最重要的一種，它有兩種穩(wěn)定狀態(tài)或工作模式，典型的雙穩(wěn)態(tài)電路包括RS、Jk和D鎖存器與觸發(fā)器。簡單的時序邏輯電路◆觸發(fā)器、計數(shù)器、存放器都是時序電路1、觸發(fā)器能夠存儲1位二值信號的根本單元電路。特點:具有兩個能自行保持的穩(wěn)定狀態(tài)，用來表示邏輯狀態(tài)的0和1,或二進(jìn)制數(shù)的0和1;根據(jù)不同的輸入信號可以置1或0。觸發(fā)器的分類：觸發(fā)方式：電平觸發(fā)器、脈沖觸發(fā)器和邊沿觸發(fā)器邏輯功能方式：RS鎖存器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器、T觸發(fā)器結(jié)構(gòu)：根本SR鎖存器、同步SR觸發(fā)器、主從觸發(fā)器、維持阻塞觸發(fā)器、邊沿觸發(fā)器等

存儲數(shù)據(jù)的原理：靜態(tài)觸發(fā)器和動態(tài)觸發(fā)器。靜態(tài)觸發(fā)器是靠電路的自鎖來存儲數(shù)據(jù)的；動態(tài)觸發(fā)器是靠電容存儲電荷來存儲數(shù)據(jù)的。2、計數(shù)器計數(shù)器的根本功能是累計輸入脈沖的個數(shù)，可用于定時、分頻、時序控制等。

分類加法計數(shù)器減法計數(shù)器可逆計數(shù)器(按計數(shù)功能)異步計數(shù)器

同步計數(shù)器(按計數(shù)脈沖引入方式)

二進(jìn)制計數(shù)器

十進(jìn)制計數(shù)器

M

進(jìn)制計數(shù)器(按計數(shù)制)3、存放器存放器的根本功能是暫存信息和數(shù)據(jù)。其主要組成局部是觸發(fā)器。每個觸發(fā)器可存儲1位二進(jìn)制代碼。存放器存入、輸出信息的方式可分為：(1)并入-并出方式(2)并入-串出方式(3)串入-并出方式(4)串入-串出方式CMOS時序邏輯電路的分析▲簡單的時序電路分析

輸出方程:驅(qū)動方程:狀態(tài)方程:時序電路的一般分析步驟：(1)分析邏輯電路組成：確定輸入和輸出，區(qū)分組合電路局部和存儲電路局部，確定是同步電路還是異步電路。(2)寫出存儲電路的驅(qū)動方程，時序電路的輸出方程，對于某些時序電路還應(yīng)寫出時鐘方程。(3)求狀態(tài)方程：把驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程，即可求得狀態(tài)方程，也就是各個觸發(fā)器的次態(tài)方程。

(4)列狀態(tài)表：把電路的輸入信號和存儲電路現(xiàn)態(tài)的所有可能的取值組合代入狀態(tài)方程和輸出方程進(jìn)行計算，求出相應(yīng)的次態(tài)和輸出。列表時應(yīng)注意，時鐘信號CP只是一個操作信號，不能作為輸入變量。在由狀態(tài)方程確定次態(tài)時，須首先判斷觸發(fā)器的時鐘條件是否滿足，如果不滿足，觸發(fā)器狀態(tài)保持不變。(5)畫狀態(tài)圖或時序圖。(6)電路功能描述。波形分析由T觸發(fā)器的狀態(tài)方程和輸出方程，可以畫出電路的工作波形，如下圖。圖中①和②是T觸發(fā)器原始狀態(tài)為0時的工作波形；③和④是T觸發(fā)器原始狀態(tài)為1時的工作波形。比較波形②和④可見，雖然輸入信號X和CP完全相同，但是由于T觸發(fā)器的原狀態(tài)不同，輸出那么不同。由此可見，時序電路的輸出不僅取決于當(dāng)時的輸入信號X和CP，而且還取決于電路內(nèi)部存儲電路〔T觸發(fā)器〕的原狀態(tài)。(2)狀態(tài)表

狀態(tài)表是反映時序電路輸出、次態(tài)和輸入、現(xiàn)態(tài)間對應(yīng)取值關(guān)系的表格。例如我們列出圖11.1電路的狀態(tài)表，如表11.1所示：圖11.1〔a〕XQnQn+1Z0011010110010001表11.1狀態(tài)表(3)狀態(tài)圖

狀態(tài)圖是反映時序電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值情況的幾何圖形。根據(jù)狀態(tài)表，可作出上例的狀態(tài)圖如圖11.3所示。XQnQn+1Z0011010110010001表11.1狀態(tài)表(4)時序圖圖11.1〔b〕時序圖也就是工作波形圖，它形象地表達(dá)了輸入信號、輸出信號、電路狀態(tài)等的取值在時間上的對應(yīng)關(guān)系。上例的時序圖如圖11.1〔b〕所示。這四種表示方法從不同側(cè)面突出了時序電路邏輯功能的特點，它們本質(zhì)上是相通的，可以互相轉(zhuǎn)換。在實際工作中，可根據(jù)具體情況選用。應(yīng)該指出，用卡諾圖也可以方便地表示時序電路的邏輯功能。提示時序電路按狀態(tài)轉(zhuǎn)換情況分為同步時序電路和異步時序電路兩大類。對于同步時序電路，存儲電路中所有存儲單元狀態(tài)的改變都在同一時鐘的上升沿或者下降沿，即采用統(tǒng)一時鐘。而異步時序電路不用統(tǒng)一的時鐘，或者沒