7.1集成觸發(fā)器7.2集成計(jì)數(shù)器7.3寄存器7.4集成555定時(shí)器【學(xué)習(xí)目標(biāo)】

了解時(shí)序邏輯電路與組合邏輯電路的區(qū)別。

了解觸發(fā)器的概念；熟悉基本RS觸發(fā)器的組成；理解基本RS觸發(fā)器的工作原理；掌握基本RS、JK、D觸發(fā)器的邏輯符號(hào)、邏輯功能。

理解計(jì)數(shù)器的概念；掌握集成計(jì)數(shù)器的邏輯功能，能利用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器。

理解寄存器的概念；掌握寄存器的功能及應(yīng)用。

掌握集成555定時(shí)器的功能；理解用555定時(shí)器構(gòu)成多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器的工作原理。

能正確地使用觸發(fā)器、寄存器、計(jì)數(shù)器等典型邏輯器件。7.1集成觸發(fā)器一、RS觸發(fā)器

③時(shí)序圖。反映觸發(fā)器輸入信號(hào)取值和狀態(tài)之間對(duì)應(yīng)關(guān)系的圖形稱為時(shí)序圖，也稱為波形圖?；綬S觸發(fā)器的時(shí)序圖如下圖所示。（4）基本RS觸發(fā)器的特點(diǎn)電路簡單、具有1和0兩個(gè)穩(wěn)定狀態(tài)、具有記憶功能、輸出狀態(tài)直接受輸入信號(hào)的控制。其主要缺點(diǎn)是R、S之間存在約束，輸出狀態(tài)不能確定。由與非門構(gòu)成的基本RS觸發(fā)器的功能真值表，如下表所示。2、同步RS觸發(fā)器（1）電路組成同步RS觸發(fā)器由一個(gè)基本RS觸發(fā)器加兩個(gè)控制門組成，其邏輯圖和符號(hào)如下圖所示。

3、鐘控觸發(fā)器的空翻問題鐘控觸發(fā)器在一個(gè)時(shí)鐘脈沖作用下（即CP=1期間），如果R、S端輸入信號(hào)多次發(fā)生變化，可能引起輸出端Q狀態(tài)翻轉(zhuǎn)兩次或兩次以上，時(shí)鐘失去控制作用，這種現(xiàn)象稱為“空翻”。要避免“空翻”現(xiàn)象，則要求在時(shí)鐘脈沖作用期間，不允許輸入信號(hào)（R、S）發(fā)生變化；另外，必須要求CP的脈沖寬度不能太大，顯然，這種要求是較為苛刻的。

2、邊沿JK觸發(fā)器的特性方程由邊沿JK觸發(fā)器的功能真值表可得其特性方程為如當(dāng)輸入信號(hào)J，K波形如下圖所示時(shí)，輸出波形（設(shè)觸發(fā)器的初態(tài)均為0態(tài)）如圖所示。3、集成邊沿JK觸發(fā)器集成邊沿JK觸發(fā)器74LS112，為下降邊沿觸發(fā)的雙JK觸發(fā)器。其引腳排列圖如下圖所示。三、集成D觸發(fā)器1、D觸發(fā)器觸發(fā)器的邏輯符號(hào)和功能邏輯符號(hào)如下圖所示，其功能表如下表所示。D觸發(fā)器的特性方程為當(dāng)輸入信號(hào)D波形如下圖所示時(shí)，觸發(fā)器的輸出波形（設(shè)觸發(fā)器的初態(tài)均為1態(tài)）如圖所示。2、集成D觸發(fā)器常用的集成D觸發(fā)器型號(hào)有74LS74（帶預(yù)置和清除端雙D觸發(fā)器）、74LS75（四D觸發(fā)器）等。其中74LS74的引腳排列圖如圖所示。四、其他類型觸發(fā)器及觸發(fā)器的相互轉(zhuǎn)換1、其他類型的觸發(fā)器（1）T觸發(fā)器在CP時(shí)鐘脈沖控制下，根據(jù)輸入信號(hào)的取值不同，只具有“保持”和“翻轉(zhuǎn)”功能的電路稱為T觸發(fā)器。（2）T′觸發(fā)器每來一個(gè)時(shí)鐘脈沖就翻轉(zhuǎn)一次的電路，都稱為T′觸發(fā)器。注：CMOS觸發(fā)器與TTL觸發(fā)器一樣，種類繁多，常用的集成觸發(fā)器有74HC74（D觸發(fā)器）和CC4027（JK觸發(fā)器）等。2、觸發(fā)器的相互轉(zhuǎn)換觸發(fā)器的相互轉(zhuǎn)換，就是把一種已有的觸發(fā)器，通過加入邏輯轉(zhuǎn)換電路之后，成為另一種邏輯功能的觸發(fā)器。（1）將JK觸發(fā)器轉(zhuǎn)換為D、T觸發(fā)器JK觸發(fā)器轉(zhuǎn)換為D