試題：班號(hào)：姓名：第3頁(yè)（共13頁(yè)）哈工大2013年秋季學(xué)期班號(hào)學(xué)號(hào)姓名數(shù)字電子技術(shù)基礎(chǔ)試題（A）題號(hào)一二三四五六七八總分分?jǐn)?shù)第5頁(yè)（共13頁(yè)）得分一、選擇與填空（共8分）得分1．函數(shù)表達(dá)式Y(jié)=，則其對(duì)偶式為（不必化簡(jiǎn)）：Y'=。2．圖1-2為CMOS工藝數(shù)字邏輯電路，寫出F的表達(dá)式：F=。圖1-2圖1-33．圖1-3為4位（逐次逼近型、雙積分型、流水線型）A/D轉(zhuǎn)換器的轉(zhuǎn)換示意圖，轉(zhuǎn)換結(jié)果為。4．對(duì)于一個(gè)8位D/A轉(zhuǎn)換器，若最小輸出電壓增量為0.01V，當(dāng)輸入代碼為01001101時(shí)，輸出電壓uo=V，分辨率=。5．已知時(shí)鐘脈沖頻率為fcp，欲得到頻率為0.25fcp的矩形波，哪種電路一定無(wú)法實(shí)現(xiàn)該功能（）A．四進(jìn)制計(jì)數(shù)器；B．四位二進(jìn)制計(jì)數(shù)器；C．單穩(wěn)態(tài)觸發(fā)器；D．施密特觸發(fā)器。6．某EPROM有8條數(shù)據(jù)線，10條地址線，其存儲(chǔ)容量為字節(jié)。一、（8分）每空1分1.；2.或；3.逐次逼近型，0101；4.0.77V，或0.0039；5.D；6.210得分二、回答下列問(wèn)題（共10分）得分1．電路如圖2-1所示。，R取值合適，寫出F的表達(dá)式（不必化簡(jiǎn)）。圖2-1解：————————————————3分2．卡諾圖化簡(jiǎn)：，約束條件為：解：——————————2分——————————————1分

2.若I4I3I2I1=1001————————————2分則當(dāng)A4A3A2A1為1001時(shí)，，，計(jì)數(shù)器異步清零。狀態(tài)1001不能穩(wěn)定存在，不是有效狀態(tài)。故該電路有7個(gè)有效狀態(tài)，為七進(jìn)制減法計(jì)數(shù)器。其狀態(tài)轉(zhuǎn)換圖為————————3該電路可以自啟動(dòng)?！?得分五、由中規(guī)模16進(jìn)制加法計(jì)數(shù)器74LS163和2/8分頻異步計(jì)數(shù)器74LS93構(gòu)成的電路如圖5所示。(10分)得分1．給出虛線框內(nèi)電路中74LS163的輸出[QdQcQbQa]的完整狀態(tài)轉(zhuǎn)換表和完整狀態(tài)轉(zhuǎn)換圖，并說(shuō)明構(gòu)成幾進(jìn)制計(jì)數(shù)器；2．用D觸發(fā)器和必要的門電路實(shí)現(xiàn)虛框內(nèi)的電路功能，給出最簡(jiǎn)與或形式的驅(qū)動(dòng)方程即可，不必畫出電路圖；3．若圖中時(shí)鐘CP的頻率為1792Hz，計(jì)算74LS163的輸出Qd的頻率和占空比；4．分別計(jì)算圖中74LS93的輸出和的頻率。圖5五、（10分）1.——————————————————————3分狀態(tài)轉(zhuǎn)換表14進(jìn)制計(jì)數(shù)器。2.——————————————————3分狀態(tài)方程：驅(qū)動(dòng)方程：3.——————————————————2分，占空比D=50%。4.——————————————————2分；。得分六、(10分)由2/5分頻異步計(jì)數(shù)器74LS90和存儲(chǔ)器構(gòu)成的電路如圖6(a)所示。得分1．畫出[QDQCQBQA]的狀態(tài)轉(zhuǎn)換圖（畫出正常計(jì)數(shù)循環(huán)內(nèi)的狀態(tài)即可）；2．設(shè)初始時(shí)刻[QDQCQB,QA]=[0000]，給定時(shí)鐘CP，D3、D2、D1、D0的波形如圖6(b)所示。請(qǐng)用A3、A2、A1、A0的與或標(biāo)準(zhǔn)型分別表示D3、D2、D1、D0（按A3A2A1A0的順序確定最小項(xiàng)編號(hào)），并在圖6(a)中畫出ROM陣列中的存儲(chǔ)內(nèi)容。3．圖6(a)中檢測(cè)電路的輸入如圖6(b)所示，D3與D2，D1與D0分別為兩組方波信號(hào)，試設(shè)計(jì)該檢測(cè)電路，要求當(dāng)X接D0、Y接D1時(shí)，Z穩(wěn)定后輸出為1；當(dāng)X接D2，Y接D3時(shí)，Z穩(wěn)定后輸出為0。圖6(a)圖6(b)六、（10分）1．————————————————2分2.————————————————6分3————————————————2分還有X、Y顛倒，下降沿觸發(fā)也對(duì)

得分七、（共6分）得分1．請(qǐng)?jiān)趫D7-1中將下列Verilog程序描述的邏輯電路圖補(bǔ)充完整。（3分）modulecircuit1(clk,Dsr,Q,Qsr);inputclk,Dsr;outputQsr;output[4:1]Q;reg[4:1]Q;regQsr;always@(posedgeclk)beginQ[1]<=Dsr;圖7-1Q<=Q<<1;Qsr<=Q[4];endendmodule2．根據(jù)下面的Verilog語(yǔ)言描述的電路功能，在圖7-2中畫出Q的波形（設(shè)起始時(shí)刻Q為高電平）。（3分）modulecircuit2(Q,clk,rst);inputrst,clk;outputQ;regQ;always@(negdgeclk)beginif(rst)Q<=0;elseQ<=~Q;endendmodule圖7-2七、（6分）1.——————————————3分2.——————————————3分得分八、圖8所示是一個(gè)時(shí)鐘發(fā)生電路。設(shè)觸發(fā)器的初始狀態(tài)Q=0，二極管為理想二極管。得分1．分析該電路中虛線框內(nèi)為何種電路；2．畫出圖中u1、u2