11、分別寫出下述指令流程：（1）MOVR2，(SP)+；（2）ADDX(PC)，R1；（3）JMP(R0)；2、列出指令JMP(R0)；的取指周期和執(zhí)行周期的操作時(shí)間表。假定執(zhí)行周期結(jié)束后將進(jìn)入新的取指周期。練習(xí)題21-1MOVR2，(SP)+

功能：將棧頂元素彈出至寄存器R2中。

流程：

M->IR

PC+1->PC

SP->MAR

M->MDR->C

SP+1->SP

C->R2

PC->MAR課后作業(yè)參考答案FTSTET3流程：M->IR

PC+1->PC

PC->MAR

M->MDR->D

PC+1->PC

D+PC->MAR

M->MDR->D

R1+D->MDR

MDR->M

PC->MARFTDTET1-2ADDX(PC),R1說明：以PC作為變址寄存器進(jìn)行變址尋址，作為目的操作數(shù)。4流程：M->IR

PC+1->PC

R0->MAR

M->MDR

MDR->PC->MARFTET1-3JMP(R0)功能：跳轉(zhuǎn)到R0所指向的指令。5EMARR

SIR

PC->A

A+1

DM

1->ET0->TFT0ET02列出JMP(R0)的微命令序列R0->A

輸出A

DM

T+1EMARR

SMDR

T+1ET1CPPC

CPFTCPSTCPDTCPETCPTCPMAR

CPTCPT6MDR->A

輸出A

DM

1->FT0->TET2CPPCCPMAR

CPFTCPSTCPDTCPETCPT2列出JMP(R0)的微命令序列(續(xù)）第四章作業(yè)

設(shè)計(jì)一半導(dǎo)體存儲(chǔ)器，其中ROM區(qū)4KB，選用ROM芯片（4K×4位/片）；RAM區(qū)3KB，選用RAM芯片（2KB/片和

1K×4位/片）。地址總線A15～A0（低）,雙向數(shù)據(jù)總線D7～D0（低），讀/寫信號(hào)線R/W。1、給出芯片地址分配和片選邏輯；2、畫出該M邏輯框圖（各芯片信號(hào)線的連接及片選邏輯電路）。題干：設(shè)主存容量1MB，高緩容量16KB，塊的大小512字節(jié)寫出:（1）主存地址格式（2）CACHE地址格式（3）頁表的容量多大？（4）畫出直接地址映像及變換示意圖答案：（1）主存地址格式：頁面標(biāo)記：1MB÷16KB=646位頁面地址：16KB÷512B=325位頁內(nèi)地址：9位（2）CACHE地址格式頁面地址：5位頁內(nèi)地址：9位（3）頁表容量32字×6位題干：一臺(tái)計(jì)算機(jī)的主存容量1MB，字長32位，直接映像的CACHE容量為512字，試設(shè)計(jì)主存地址格式（1）CACHE塊長1字（2）CACHE塊長8字答案：（1）CACHE塊長1字，則頁面標(biāo)志位數(shù)：9位；頁面地址位數(shù)：9位；頁內(nèi)地址：2位（2）CACHE塊長8字，則頁面標(biāo)志位數(shù)：9位；頁面地址位數(shù)：6位；頁內(nèi)地址：5位題干：有一個(gè)CACHE的容量2K字，每塊為16字，問：（1）該CACHE可容納多少個(gè)塊？（2）如果主存的容量是256K字，則有多少個(gè)塊？（3）主存的地址有多少位？CACHE的地址有多少位？（4）在直接映射方式下，主存中第I塊映射到CACHE中哪一塊？（5）進(jìn)行地址映射時(shí)，存儲(chǔ)器地址分成哪幾段？各段分別有多少位？答案：（1）CACHE的容量為2K字，每塊16字，則CACHE中有128塊。（2）如果主存的容量是256KW，則有256×1024÷16=16384塊。（3）因?yàn)橹鞔嫒萘渴?56K，主存地址18位。CACHE容量2K字，所以CACHE的地址有11位。（4）在直接映射方式下，主存中的第i塊映射到imod128塊中。（5）格式區(qū)號(hào)（7位）塊號(hào)（7位）塊內(nèi)地址（4位）題干：有一主存—CACHE層次的存儲(chǔ)器，其主存容量1MB，CACHE容量64KB，每塊8KB，采用直接映像方式（1）求主存地址格式（2）主存地址為25301H，問它在主存的那個(gè)塊？答案：（1）CACHE容量64KB，每塊8KB，所以塊內(nèi)地址13為，塊地址為16－13=3位，又因?yàn)橹鞔嫒萘?MB，所以頁面標(biāo)記20－16=4位。主存格式如下：頁面標(biāo)記=4位；頁面地址=3；頁內(nèi)地址=13（2）因?yàn)?5301H=00100101001100000001，所以區(qū)號(hào)=0010，塊號(hào)=010，塊內(nèi)地址=1001100000001題干：CPU執(zhí)行一段程序時(shí)，CACHE完成存取的次數(shù)是1900次，主存完成存取的次數(shù)為100次，已知CACHE存取周期為50ns，主存存取周期為250ns，求CACHE/主存系統(tǒng)的效率和平均訪問時(shí)間。答案：命中率：H=Nc/(Nc+Nm)=1900/(1900+100)=0.95平均訪問時(shí)間：0.95×50+（1－0.95）×250=60ns訪問效率：e=Tc/Ta=50÷60×100%=83.3%題干：一個(gè)組相聯(lián)映象Ｃache由６４個(gè)存儲(chǔ)塊構(gòu)成，每組包含４個(gè)存儲(chǔ)塊，主存包含４０９６個(gè)存儲(chǔ)塊，每塊由此１２８字組成，訪存地址為字地址。（1）寫出主存地址的位數(shù)和地址格式？（2）若CPU依次從主存塊0，1，2，…，63交替取指令，循環(huán)執(zhí)行10次，問命中率多少？答案：解：1、主存容量=128×4096=219，故主存地址位數(shù)=19位。主存地址格式：組數(shù)：64÷4=16，則占用4位；塊內(nèi)地址：128，占用7位；剩余標(biāo)志位=19-4-7=8位所以排列為：8位4位7位2、命中率=訪問到存儲(chǔ)塊的次數(shù)/總的訪問次數(shù)=9/10變址與基址的區(qū)別：變址：指令提供基準(zhǔn)量(