可編程邏輯器件實現(xiàn)三-八譯碼器_第1頁
可編程邏輯器件實現(xiàn)三-八譯碼器_第2頁
可編程邏輯器件實現(xiàn)三-八譯碼器_第3頁
可編程邏輯器件實現(xiàn)三-八譯碼器_第4頁
可編程邏輯器件實現(xiàn)三-八譯碼器_第5頁
已閱讀5頁，還剩7頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

可編程邏輯器件實現(xiàn)三－八譯碼器1.3基于乘積項的CPLD結構MAX7000可分為五塊結構：邏輯陣列塊，宏單元（Marocell)，擴展乘積項，可編程連線陣列（PIA)和I/O控制塊(2)

宏單元的具體結構MAX7000系列PRNCLRNENA邏輯陣列全局清零共享邏輯擴展項清零時鐘清零選擇寄存器旁路并行擴展項通往I/O模塊通往PIA乘積項選擇矩陣來自I/O引腳全局時鐘QDEN來自PIA的36個信號快速輸入選擇2乘積項結構CPLD的邏輯實現(xiàn)原理

out=(A+B)*C*(D’)=A*C*D’+B*C*D’CPLD將以下面的方式來實現(xiàn)

D觸發(fā)器的實現(xiàn)比較簡單，直接利用宏單元中的可編程D觸發(fā)器來實現(xiàn)。時鐘信號CLK由I/O腳輸入后進入芯片內部的全局時鐘專用通道，直接連接到可編程觸發(fā)器的時鐘端。可編程觸發(fā)器的輸出與I/O腳相連，把結果輸出到芯片管腳。硬件描述語言VHDLlibraryIEEE;useIEEE.std_logic_1164.all;entityexp2hdlisport(K:inSTD_LOGIC_VECTOR(3downto1));;POUT:outSTD_LOGIC_VECTOR(8downto1));endexp2hdl;architectureexp2hdl_archofexp2hdlisSIGNALK:STD_LOGIC_VECTOR(3downto1);beginPROCESS(K)beginCASEKISWHEN"000"=> POUT<="00000001";WHEN"001"=> POUT<="00000010";WHEN"010"=> POUT<="00000100";WHEN"011"=> POUT<="00001000";WHEN"100"=> POUT<="00010000";WHEN"101"=> POUT<="00100000";WHEN"110"=> POUT<="01000000";WHENothers=>POUT<="1

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論