四選一數(shù)據(jù)選擇器實(shí)驗(yàn)報(bào)告_第1頁
四選一數(shù)據(jù)選擇器實(shí)驗(yàn)報(bào)告_第2頁
四選一數(shù)據(jù)選擇器實(shí)驗(yàn)報(bào)告_第3頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、四選一數(shù)據(jù)選擇器【實(shí)驗(yàn)?zāi)康摹?1微電子 黃躍21四選一數(shù)據(jù)選擇器，學(xué)習(xí)Verilog文本文件進(jìn)行邏輯設(shè)計(jì)輸入； 3學(xué)習(xí)設(shè)計(jì)仿真工具modelsim的利用方式；【實(shí)驗(yàn)內(nèi)容】實(shí)現(xiàn)四選一數(shù)據(jù)選擇器的“ Verilog ”語言設(shè)計(jì)。設(shè)計(jì)仿真文件，進(jìn)行驗(yàn)證?！緦?shí)驗(yàn)原理】數(shù)據(jù)選擇器又稱為多路轉(zhuǎn)換器或多路開關(guān)，它是數(shù)字系統(tǒng)中常常利用的一種典型電路。其主要功能是從多路數(shù)據(jù)當(dāng)選擇其中一路信號發(fā)送出去。所以它是一個(gè)多輸入、單輸出的組合邏輯電路。圖A0一D4A1Y00D0D001D1D110D2D241D0D圖A0一D4A1Y00D0D001D1D110D2D211D3D3由真值表寫出輸出邏輯表達(dá)式 圖 二 4 選

2、 1 數(shù)據(jù)選擇器原理【程序源代碼】module mux4_1(sel,in,out); input 1:0 sel;input 3:0 in; output out; reg out;always(sel or in) begin case (sel1,sel0) 2b00: out=in0;2b01:out=in1;2b10:out=in2;2b11: out=in3; default: out=1bx; endcaseendEndmodule測試程序代碼如下： module test_mux4_1;reg 1:0 S;reg3:0IN;wire mux4_1M1(.sel(S),.in(IN),.out(Y);always #10IN0=IN0;always #20IN1=IN1;always #40IN2=IN2;always #80 IN3=IN3; initialbegin S=1b0;IN=4h0; #100 $stop;endalways #10 S=S+1;endmodule【仿真和測試結(jié)果】【實(shí)驗(yàn)心得和體

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論