1、 計(jì)算機(jī)組成原理考試重點(diǎn)以及題庫總結(jié)第一章重點(diǎn)一：計(jì)算機(jī)系統(tǒng)由硬件和軟件兩部分組成，軟件又分為系統(tǒng)軟件和應(yīng)用軟件。重點(diǎn)二：馮諾依曼機(jī)的組成與特點(diǎn)馮諾依曼機(jī)由控制器、運(yùn)算器、存儲器、輸入設(shè)備和輸出設(shè)備五部分組成。數(shù)據(jù)和指令存儲在存儲器，按地址訪存。指令和數(shù)據(jù)用二進(jìn)制表示。指令由操作碼和地址碼組成。存儲程序以運(yùn)算器為中心重點(diǎn)三：區(qū)分存儲字、存儲字長、機(jī)器字長、CPI、MIPS、FLOPS存儲字：存儲單元中二進(jìn)制代碼的組合。存儲字長：存儲單元中二進(jìn)制代碼的位數(shù)。機(jī)器字長：CPU 一次能處理數(shù)據(jù)的位數(shù)，與CPU中的寄存器位數(shù)有關(guān)CPI：執(zhí)行一條指令所需時(shí)鐘周期數(shù)MIPS：每秒執(zhí)行百萬條指令FLOPS：

2、每秒浮點(diǎn)運(yùn)算次數(shù)題庫中對應(yīng)的習(xí)題：1、存儲字是指（） A、存放在一個(gè)存儲單元中的二進(jìn)制代碼組合 B、存放在一個(gè)存儲單元中的二進(jìn)制代碼位數(shù) C、存儲單元的個(gè)數(shù) D、機(jī)器指令的位數(shù)2、存儲字長是指（） A、存放在一個(gè)存儲單元中的二進(jìn)制代碼組合 B、存放在一個(gè)存儲單元中的二進(jìn)制代碼位數(shù) C、存儲單元的個(gè)數(shù) D、機(jī)器指令的位數(shù)3、電子計(jì)算機(jī)的發(fā)展已經(jīng)經(jīng)歷了四代，四代計(jì)算機(jī)的主要元器件分別是（）A、電子管、晶體管、中小規(guī)模集成電路、激光器件B、晶體管、中小規(guī)模集成電路、激光器件、光介質(zhì)C、電子管、晶體管、中小規(guī)模集成電路、大規(guī)模集成電路D、電子管、數(shù)碼管、中小規(guī)律集成電路、激光器件4、完整的計(jì)算機(jī)系統(tǒng)應(yīng)

3、包括（） A 運(yùn)算器、存儲器、控制器 B 外部設(shè)備和主機(jī) C 主機(jī)和應(yīng)用程序 D 配套的硬件設(shè)備和軟件系統(tǒng)5、下列（）不屬于系統(tǒng)程序。 A 數(shù)據(jù)庫系統(tǒng) B 操作系統(tǒng) C 編譯程序 D 以上三種都屬于系統(tǒng)程序6、下列（）屬于應(yīng)用軟件。 A 操作系統(tǒng) B 編譯程序 C 連接程序 D 文本處理7、下列選項(xiàng)中，描述浮點(diǎn)數(shù)操作速度的指標(biāo)是（ ） A、MIPS B、CPI C、IPCS D、MFLOPS第三章重點(diǎn)一：總線的分類，系統(tǒng)總線的分類。按照連接部件的不同，總線分為片內(nèi)總線、系統(tǒng)總線、通信總線。按照傳輸信息的不同，系統(tǒng)總線分為地址總線、數(shù)據(jù)總線、控制總線。按照傳輸方式的不同，通信總線分為串行通信總線

4、、并行通信總線。長距離傳輸一般用串行通信總線。重點(diǎn)二：總線判優(yōu)的3種方式以及特點(diǎn)。集中式總線判優(yōu)分為鏈?zhǔn)讲樵?、?jì)數(shù)器定時(shí)查詢、獨(dú)立查詢3種。1.鏈?zhǔn)讲樵兎绞綄﹄娐访舾?，離總線控制部件越近，設(shè)備優(yōu)先級越高2.計(jì)數(shù)器查詢方式：當(dāng)請求總線的設(shè)備地址與計(jì)數(shù)器一致時(shí)，獲得總線使用權(quán)。當(dāng)計(jì)數(shù)器從0開始，設(shè)備的優(yōu)先級就按0、1、2、3.、n的順序降序排列，也就是設(shè)備號越小優(yōu)先級越高。重點(diǎn)三：比特率和波特率的計(jì)算比特率：單位時(shí)間內(nèi)傳輸二進(jìn)制有效信息的位數(shù)。波特率：單位時(shí)間內(nèi)傳輸二進(jìn)制信息的總位數(shù)。在異步串行傳輸系統(tǒng)中，假設(shè)每秒傳輸120個(gè)數(shù)據(jù)幀，其字符格式規(guī)定包含1個(gè)起始位，7個(gè)數(shù)據(jù)位，1個(gè)奇校驗(yàn)位，1個(gè)終止

5、位，則波特率和比特率為？比特率： 120*7=840bps 波特率：120*（1+7+1+1）=1200bps題庫中對應(yīng)的習(xí)題：1.在鏈?zhǔn)讲樵兎绞较拢娇拷刂破鞯脑O(shè)備（）A、得到總線使用權(quán)的機(jī)會越多，優(yōu)先級越高B、得到總線使用權(quán)的機(jī)會越少，優(yōu)先級越低C、得到總線使用權(quán)的機(jī)會越多，優(yōu)先級越低得到總線使用權(quán)的機(jī)會越少，優(yōu)先級越高2.在異步串行傳輸系統(tǒng)中，假設(shè)每秒傳輸120個(gè)數(shù)據(jù)幀，其字符格式規(guī)定包含1個(gè)起始位，7個(gè)數(shù)據(jù)位，1個(gè)奇校驗(yàn)位，1個(gè)終止位，則比特率為（ ）。A、1200波特 B、120波特 C、10波特 D、840波特3在三種集中式總線裁決中，（ ）方式對電路故障最敏感A、鏈?zhǔn)讲樵?B、

6、計(jì)數(shù)器定時(shí)查詢 C、獨(dú)立請求 D、都一樣4.在計(jì)數(shù)器定時(shí)查詢方式下，若計(jì)數(shù)從0開始，則（）。A、設(shè)備號小的優(yōu)先級越高B、每個(gè)設(shè)備使用總線的機(jī)會相等C、設(shè)備號大的優(yōu)先級越高以上說法均不正確5.在異步串行傳輸系統(tǒng)中，假設(shè)每秒傳輸120個(gè)數(shù)據(jù)幀，其字符格式規(guī)定包含1個(gè)起始位，7個(gè)數(shù)據(jù)位，1個(gè)奇校驗(yàn)位，1個(gè)終止位，則波特率為（ ）。A、1200波特 B、120波特 C、10波特 D、840波特第四章重點(diǎn)一：ram和rom的特點(diǎn)與區(qū)別ram可讀可寫，斷電丟失信息。Rom只讀。重點(diǎn)二：各種存儲設(shè)備之間的性能比較寄存器、主存、cache、外存之間速度、容量、價(jià)格的比較。重點(diǎn)三：動(dòng)態(tài)ram的三種刷新方式動(dòng)態(tài)r

7、am的刷新方式有3種，集中式、分散式、異步式。重點(diǎn)四：緩存命中率的影響因素緩存命中率和緩存的容量與塊長相關(guān)。重點(diǎn)五：漢明碼的有關(guān)計(jì)算（根據(jù)原始代碼長度求插入檢測位的位數(shù)、求漢明嗎）原始代碼長度插入檢測位的位數(shù)122435114重點(diǎn)六：有關(guān)存儲的小計(jì)算（計(jì)算數(shù)據(jù)線地址線根數(shù)、計(jì)算小芯片個(gè)數(shù)）重點(diǎn)七：緩存地址映射(大題類型)重點(diǎn)八：CPU與存儲的連接（大題類型）對應(yīng)的題庫習(xí)題：1.組成32M8位的存儲器，需要1M4位的存儲芯片（ ）片。 A8 B、16 C、32 D、642. 計(jì)算機(jī)的存儲系統(tǒng)是指（ ）ARAM B、ROM C、主存儲器 D、Cache、主存儲器和外存儲器3. 以下器件中存取速度最

8、快的是（ ）A、Cache B、主存 C、寄存器 D、磁盤4. 在下列幾種存儲器中，CPU可直接訪問的是（ ）A、主存儲器 B、磁盤 C、磁帶 D、光盤5. 在存儲器層次結(jié)構(gòu)中，存儲器從速度最快到最慢的排列順序是（ ）A、寄存器-主存-Cache-輔存 B、寄存器-主存-輔存-CacheC寄存器-Cache-輔存-主存 D、寄存器-Cache-主存-輔存6. 計(jì)算機(jī)的存儲器采用分級方式是為了（ ）。A、減少主機(jī)箱的體積 B、解決容量、價(jià)格、速度三者之間的矛盾C保存大量數(shù)據(jù)方便 D、操作方便7. 動(dòng)態(tài)RAM的特點(diǎn)是（ ）A、工作中存儲內(nèi)容動(dòng)態(tài)地變化B、工作中需要?jiǎng)討B(tài)地改變訪存地址C、每隔一定時(shí)間

9、刷新一遍D每次讀出后需根據(jù)原存內(nèi)容全部刷新一遍8. DRAM的刷新是以（ ）為單位進(jìn)行的A、存儲單元 B、行 C、列 D、存儲元9. 某SRAM芯片，其存儲容量為64K16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為（ ）A、64、16 B、16、64 C、64、8 D、16、1610. 4片16K8位的存儲芯片，可設(shè)計(jì)為（ ）容量的存儲器A、32K16位 B、16K16位 C、32K8位 D、8K16位11. 設(shè)CPU地址總線有24根，數(shù)據(jù)總線有32根，用512K8位的RAM芯片構(gòu)成該機(jī)的主存儲器，則該機(jī)主存最多需要（ ）片這樣的存儲芯片。A、256 B、512 C、64 D、12812已知預(yù)發(fā)送的信息

10、為9位，若采用基本的漢明校驗(yàn)編碼，則需加入（ ）位檢測位。A、4 B、5 C、6 D、913. 和靜態(tài)RAM相比，動(dòng)態(tài)RAM具有（）優(yōu)點(diǎn)A、容量能隨應(yīng)用任務(wù)需要?jiǎng)討B(tài)變化B、成本低、功耗低C、掉電后內(nèi)容不會丟失D、內(nèi)容不需要再生14. 某計(jì)算機(jī)主存容量為64KB，其中ROM區(qū)為4KB，其余為RAM區(qū)，按字節(jié)編址。現(xiàn)用2K8位的ROM芯片和4K4位的RAM芯片來設(shè)計(jì)該存儲器，則需要上述規(guī)則的ROM芯片數(shù)和RAM芯片數(shù)分別是（）A、1、15 B、2、15 C、1、30 D、2、3015. 用存儲容量為16K1位的存儲器芯片來組成一個(gè)64K8位的存儲器，則在字方向和位方向上分別擴(kuò)展了（）倍A、4和2

11、B、8和4 C、2和4 D、4和816. 下列因素中，與Cache的命中率無關(guān)的是（）A、Cache塊的大小 B、Cache的容量C、主存的存取時(shí)間 D、以上都無關(guān)17. 存儲芯片的容量是8K16，則其容量也可用字節(jié)表示為（ ）。A、8KB B、16KB C、32KB D、128KB18. 一個(gè)8位的計(jì)算機(jī)系統(tǒng)以16位來表示地址，則該計(jì)算機(jī)系統(tǒng)有（）個(gè)地址空間。 A 256 B 65535 C 65536 D 13107219對于128*128矩陣的存儲芯片進(jìn)行刷新時(shí)，若存取周期為0.5s，刷新周期為2ms，則下列選項(xiàng)中，錯(cuò)誤的（ ）。A 集中刷新的死區(qū)時(shí)間為64s B分散刷新沒有死區(qū)時(shí)間C

12、異步刷新每隔15s刷新一行 D三種刷新方式中，異步刷新效率最高20、假設(shè)主存容量為512K *16位，Cache容量為2K*16位，塊長為4個(gè)16位的字，訪存地址為字地址。（1）在直接映射關(guān)系下，設(shè)計(jì)主存的地址格式。（2）在全相聯(lián)映射關(guān)系下，設(shè)計(jì)主存的地址格式。（3）在二路組相聯(lián)映射關(guān)系下，設(shè)計(jì)主存的地址格式。（4）在四路組相聯(lián)映射關(guān)系下，設(shè)計(jì)主存的地址格式。21、假設(shè)主存容量為512K *16位，Cache容量為2K*16位，塊長為4個(gè)16位的字，訪存地址為字節(jié)地址。（1）在直接映射關(guān)系下，設(shè)計(jì)主存的地址格式。（2）在全相聯(lián)映射關(guān)系下，設(shè)計(jì)主存的地址格式。（3）在二路組相聯(lián)映射關(guān)系下，設(shè)計(jì)主

13、存的地址格式。（4）在四路組相聯(lián)映射關(guān)系下，設(shè)計(jì)主存的地址格式。22、設(shè)CPU有16根地址線，8根數(shù)據(jù)線，用表示訪存信號（低電平有效）, 用作讀/寫控制信號（高電平為讀，低電平為寫），現(xiàn)有下列存儲芯片：1K*4位RAM、2K*8位RAM、4K*8位RAM、2K*8位ROM、4K*8位ROM、8K*8位ROM及74138譯碼器和各種門電路。畫出CPU與存儲器的連接圖，要求主存地址空間分配：6000H6FFFH為系統(tǒng)程序區(qū)；7000H7FFFH為用戶程序區(qū)。（1）合理選擇上述存儲芯片，說明各選幾片。（2）詳細(xì)畫出存儲芯片的片選邏輯圖。23、設(shè)CPU有16根地址線，8根數(shù)據(jù)線，用表示訪存信號（低電平

14、有效）, 用作讀/寫控制信號（高電平為讀，低電平為寫），用16K8位的存儲芯片組成該CPU的最大存儲空間。共需幾片存儲芯片？畫出CPU與主存連接圖。24、按配偶原則配置 1011和1101 的漢明碼。第六章重點(diǎn)：求原反補(bǔ)移碼、0的原反補(bǔ)移碼、移位運(yùn)算、定點(diǎn)加減法（大題題型）、浮點(diǎn)加減法（大題題型）、溢出判斷。1、十進(jìn)制數(shù)89對應(yīng)的二進(jìn)制數(shù)是（ ）A、1011001 B、1011100 C、1001010 D、10011012、若二進(jìn)制數(shù)為1111.101，則相應(yīng)的十進(jìn)制數(shù)為（ ）A、15.625 B、15.5 C、14.625 D、14.53、補(bǔ)碼定點(diǎn)整數(shù)1001 0101右移一位后的值為（

15、）A、0100 1010 B、0100 1010 1 C、1000 1010 D、1100 10104、在下列有關(guān)補(bǔ)碼和移碼關(guān)系的敘述中，（ ）是不正確的A、相同位數(shù)的補(bǔ)碼和移碼表示具有相同的數(shù)據(jù)表示范圍B、零的補(bǔ)碼和移碼表示相同C、同一個(gè)數(shù)的補(bǔ)碼和移碼表示，其數(shù)值部分相同，符號相反D、一般用移碼表示浮點(diǎn)數(shù)的階碼，而補(bǔ)碼表示定點(diǎn)整數(shù)5、計(jì)算機(jī)內(nèi)的減法是用（ ）來實(shí)現(xiàn)的A、將被減數(shù)加到減數(shù)上 B、從被減數(shù)中減去減數(shù)C、補(bǔ)數(shù)的相加 D、從減數(shù)中減去被減數(shù)6、在機(jī)器數(shù)（ ）中，零的表示形式是唯一的。A、原碼 B、補(bǔ)碼 C、補(bǔ)碼和移碼 D、原碼和反碼7、設(shè)機(jī)器數(shù)采用補(bǔ)碼表示（含1位符號位），若寄存器內(nèi)

16、容為9BH，則對應(yīng)的十進(jìn)制數(shù)為（）A、-27 B、-97 C、-101 D、1558、一個(gè)16位無符號二進(jìn)制數(shù)的表示范圍是（）A、065536 B、065535 C、-3276832767 D、-32768327689、計(jì)算機(jī)內(nèi)部的定點(diǎn)數(shù)大多用補(bǔ)碼表示，以下是一些關(guān)于補(bǔ)碼特點(diǎn)的敘述I、零的表示是唯一的II、符號位可以和數(shù)值部分一起參加運(yùn)算III、和其真值的對應(yīng)關(guān)系簡單、直觀IV、減法可以用加法來實(shí)現(xiàn)在以上敘述中，（）是補(bǔ)碼表示的特點(diǎn)A、I和II B、I和III C、I和II和III D、I和II和IV10、原碼定點(diǎn)整數(shù)0101 0101左移2位后的值為（）A、0100 0111 B、0101

17、0100 C、0100 0110 D、0101 010111、兩補(bǔ)碼相加，采用1位符號位，則當(dāng)（）時(shí)，表示結(jié)果溢出A、最高位有進(jìn)位B、最高位進(jìn)位和次高位進(jìn)位異或結(jié)果為0C、最高位為1D、最高位進(jìn)位和次高位進(jìn)位異或結(jié)果為112、原碼乘法是（）A、先取操作數(shù)絕對值相乘，符號位單獨(dú)處理B、用原碼表示操作數(shù)，然后直接相乘C、被乘數(shù)用原碼表示，乘數(shù)取絕對值，然后相乘乘數(shù)用原碼表示，被乘數(shù)取絕對值，然后相乘13、設(shè)機(jī)器字長為8位（含1位符號位），X=+53，Y=-67，計(jì)算X-Y補(bǔ)和X+Y補(bǔ)，并還原成真值。14、設(shè)有浮點(diǎn)數(shù)X=25（9/16），Y=23（5/16），階碼用5位（含2位符號位）補(bǔ)碼表示，尾數(shù)

18、用6位（含2位符號位）補(bǔ)碼表示。（1）寫出X與Y的浮點(diǎn)數(shù)表示。（2）求真值X+Y=？要求寫出完整的浮點(diǎn)運(yùn)算步驟。第七章重點(diǎn)一：擴(kuò)展碼技術(shù)（課本例7.1）重點(diǎn)二：指令尋址方式指令尋址有兩種，順序?qū)ぶ泛吞D(zhuǎn)尋址。順序?qū)ぶ酚蓀c加1實(shí)現(xiàn)，跳躍尋址由跳轉(zhuǎn)指令實(shí)現(xiàn)。重點(diǎn)三：十種數(shù)據(jù)尋址的特點(diǎn)，EA的求法，訪存次數(shù)。（大題）立即尋址：形式地址 A 就是操作數(shù)，指令執(zhí)行階段不訪存，立即數(shù)為補(bǔ)碼形式，可正可負(fù)。直接尋址：EA = A，執(zhí)行階段訪問一次存儲器隱含尋址：指令字中少了一個(gè)地址字段，可縮短指令字長。加法指令，操作數(shù)隱藏在ACC中。一次間接尋址：有效地址EA住在形式地址A所指向的存儲單元中。執(zhí)行指令階段

19、2次訪存。常用在子程序返回。寄存器尋址：EA = Ri 有效地址即為寄存器編號，執(zhí)行階段不訪存，只訪問寄存器，執(zhí)行速度快寄存器間接尋址：EA = ( Ri ) 有效地址在寄存器中，執(zhí)行階段1次訪存，常用在循環(huán)程序基址尋址：EA = ( BR ) + A BR 為基址寄存器，BR 內(nèi)容不變，形式地址 A 可變變址尋址：EA = ( IX ) +A IX 為變址寄存器，IX 內(nèi)容可變，形式地址 A 不變，常用在處理數(shù)組問題相對尋址：EA = ( PC ) + A 廣泛用于轉(zhuǎn)移指令重點(diǎn)四：RISC、CISC題庫中對應(yīng)的習(xí)題1、單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明一個(gè)操作數(shù)外，另一個(gè)數(shù)采

20、用（ ）方式A、立即尋址 B、隱含尋址 C、間接尋址 D、基址尋址2、假定指令中地址碼所給出的是操作數(shù)的有效地址，則該指令采用（ ）尋址方式A、立即 B、直接 C、基址 D、相對3、寄存器尋址方式中，操作數(shù)處于（ ）中。A、通用寄存器 B、主存 C、程序計(jì)數(shù)器 D、堆棧4、偏移尋址通過將某個(gè)寄存器內(nèi)容與一個(gè)形式地址相加而生成有效地址。下列尋址方式中，不屬于偏移尋址方式的是（ ）A、間接尋址 B、基址尋址 C、相對尋址 D、變址尋址5、某指令系統(tǒng)指令長為8位，每一個(gè)地址碼3位，用擴(kuò)展操作碼技術(shù)。若指令系統(tǒng)具有2條二地址指令，10條零地址指令，則最多有（）條一地址指令A(yù)、20 B、14 C、10

21、D、66、以下幾種尋址方式中，（）方式取操作數(shù)最快A、直接尋址 B、寄存器尋址 C、相對尋址 D、變址尋址7、（）方式便于數(shù)組的處理A、間接尋址 B、變址尋址 C、相對尋址 D、基址尋址8、設(shè)指令中的地址碼為A，變址寄存器為X，基址寄存器為B，程序計(jì)數(shù)器為PC，則變址加間接尋址方式的操作數(shù)有效地址EA為（）A、（X）+（A） B、（X+B） C、（X）+A） D、（A）+（PC）9、假設(shè)某條指令的一個(gè)操作數(shù)采用變址尋址方式，變址寄存器的內(nèi)容為8H，指令中給出的形式地址為1200H，地址為1200H的內(nèi)存單元中內(nèi)容為12FCH，地址為12FCH的內(nèi)存單元的內(nèi)容為38B8H，則該操作數(shù)的有效地址為

22、（）A、1200H B、1208H C、12FCH D、38B8H10、下列關(guān)于RISC的敘述中，錯(cuò)誤的是（）A、RISC普遍采用微程序控制器B、RISC大多數(shù)指令在一個(gè)時(shí)鐘周期內(nèi)完成C、RISC的內(nèi)部通用寄存器數(shù)量相對CISC多D、RISC的指令數(shù)、尋址方式和指令格式種類相比CISC少11、對于CISC機(jī)和RISC機(jī)，以下說法錯(cuò)誤的是（）A、RISC機(jī)的指令條數(shù)比CISC機(jī)少B、RISC機(jī)器的指令的平均字長比CISC機(jī)器指令的平均字長短C、對大多數(shù)計(jì)算任務(wù)來說，RISC機(jī)器程序所用的指令條數(shù)比CISC機(jī)器少D、RISC機(jī)器和CISC機(jī)器都在發(fā)展12、基址寄存器的內(nèi)容為3000H，變址寄存器的

23、內(nèi)容為02B0H，指令的地址碼為002BH，程序計(jì)數(shù)器（存放當(dāng)前正在執(zhí)行的指令的地址）的內(nèi)容為4500H，且存儲器內(nèi)存放的內(nèi)容如下： 地址 內(nèi)容 002BH 3500H 302BH 3500H 32B0H 5600H 32DBH 2800H 3500H 2600H 452BH 2500H（1）若采用基址尋址方式，則取出的操作數(shù)是什么？（3）若采用變址尋址（不考慮基址）方式，操作數(shù)的有效地址是什么？（3）若采用立即尋址方式，取出的操作數(shù)是什么？（4）若采用存儲器間接尋址（不考慮基址）方式，取出的操作數(shù)是什么？（5）若相對尋址用于轉(zhuǎn)移指令，則轉(zhuǎn)移地址是多少？13、假設(shè)指令字長為16位，操作數(shù)的地址

24、碼為6位，指令有零地址和一地址兩種格式。（1）設(shè)操作碼固定，零地址指令有512種，則一地址指令最多有幾種？（2）采用擴(kuò)展操作碼技術(shù)，零地址指令有512種，則一地址指令最多有幾種？第八、九、十章重點(diǎn)一：CPU的功能與結(jié)構(gòu)CPU的結(jié)構(gòu)：控制器、運(yùn)算器、中斷系統(tǒng)、寄存器CPU的功能：指令控制、操作控制、時(shí)間控制、數(shù)據(jù)加工、處理中斷重點(diǎn)二：CPU中寄存器的作用通用寄存器、數(shù)據(jù)寄存器、地址寄存器、狀態(tài)寄存器重點(diǎn)三：指令周期概念指令周期：取出并執(zhí)行一條指令所需的全部時(shí)間，即CPU完成一條指令的時(shí)間。重點(diǎn)四：影響流水線性能的因素?cái)?shù)據(jù)相關(guān)、結(jié)構(gòu)相關(guān)、控制相關(guān)重點(diǎn)五：計(jì)算流水線的加速比、吞吐率、效率（參考例8.

25、1）重點(diǎn)六：多級時(shí)序、控制方式（課本385389頁）機(jī)器周期：以 訪問一次存儲器 的時(shí)間 為基準(zhǔn)將一個(gè)機(jī)器周期分成若干個(gè)時(shí)間相等的時(shí)間段（節(jié)拍、狀態(tài)、時(shí)鐘周期）時(shí)鐘周期是控制計(jì)算機(jī)操作的最小單位時(shí)間一個(gè)指令周期包含若干個(gè)機(jī)器周期，一個(gè)機(jī)器周期包含若干個(gè)時(shí)鐘周期一個(gè)節(jié)拍的寬度正好等于一個(gè)時(shí)鐘周期CPU的控制方式分為同步控制、異步、聯(lián)合、人工。同步控制中，每個(gè)機(jī)器周期中的節(jié)拍數(shù)（時(shí)鐘周期）可以不等，這采用的是不定長的同步控制。重點(diǎn)七：MIPS的計(jì)算某計(jì)算機(jī)的CPU主頻為8Mhz，每個(gè)機(jī)器周期平均含2個(gè)時(shí)鐘周期，每條指令的指令周期平均含2.5個(gè)機(jī)器周期，試問該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS？解：

26、由于主頻為8MHz，所以時(shí)鐘周期為1/8=0.125us，機(jī)器周期為0.1252=0.25us，指令周期為0.625us。平均指令執(zhí)行速度為1/0.625=1.6MIPS重點(diǎn)八：組合邏輯控制單元和微程序控制單元的特點(diǎn)和區(qū)別重點(diǎn)九：微程序控制單元的基本組成控制存儲器（CM）：存放全部微程序?？卮娴刂芳拇嫫鳎–MAR）：存放欲讀出的微指令地址。控存數(shù)據(jù)寄存器（CMDR）：存放從控制存儲器讀出的微指令。重點(diǎn)九：微指令的編碼方式（直接編碼、字段直接編碼）某機(jī)的微指令格式中，共有8個(gè)控制字段，每個(gè)字段可分別激活5，8，3，1種控制信號。分別采用直接編碼和字段直接編碼方式設(shè)計(jì)微指令的操作控制字段，并說明兩

27、種方式的操作控制字段各取幾位。直接編碼：所需位數(shù)為5+8+3+1=17位。（直接編碼方式，所求的操作控制字段的總位數(shù)等于控制信號的總數(shù)）字段直接編碼：因?yàn)槊總€(gè)字段都需要一個(gè)空狀態(tài)，所以每個(gè)字段可以激活的狀態(tài)分別為6、9、4、2種。6種狀態(tài)需要3位二進(jìn)制表示。9種狀態(tài)需要4位二進(jìn)制表示。4種狀態(tài)需要2位二進(jìn)制表示。2種狀態(tài)需要1位二進(jìn)制表示。因此，所需位數(shù)為3+4+2+1=10位。重點(diǎn)十：微操作加節(jié)拍（大題類型）題庫中對應(yīng)的習(xí)題：1、某機(jī)的微指令格式若包含5個(gè)控制字段，每字段可分別激活5、8、3、1、7種控制信號，在采用字段直接編碼方式設(shè)計(jì)中，操作控制字段共需（ ）位。A、25 B、12 C、1

28、3 D、242、CPU是指（ ）。A、運(yùn)算器 B、控制器 C、運(yùn)算器和控制器 D、運(yùn)算器、控制器和主存3、狀態(tài)寄存器用來存放（ ）。A、算術(shù)運(yùn)算結(jié)果 B、邏輯運(yùn)算結(jié)果 C、運(yùn)算類型 D、算術(shù)邏輯運(yùn)算指令及測試指令的結(jié)果狀態(tài)4、控制器的功能是（ ）。A、產(chǎn)生時(shí)序信號 B、從主存取出一條指令 C、完成指令操作碼譯碼D、從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號，以解釋執(zhí)行該指令。5、指令周期是指（ ）A、CPU從主存取出一條指令的時(shí)間B、CPU執(zhí)行一條指令的時(shí)間C、CPU從主存取出一條指令加上執(zhí)行這條指令的時(shí)間D、時(shí)鐘周期時(shí)間6、從取指令開始到指令執(zhí)行完成所需的時(shí)間，稱之為（ ）A、時(shí)鐘周期 B、機(jī)器周期 C、訪存周期 D、指令周期7、由于CPU內(nèi)部操作的速度較快，而CPU訪問一次存儲器的時(shí)間較長，因此機(jī)器周期通常由（ ）來確定A、指令周期 B、存取周期 C、間址周期 D、中斷周期8、以硬連線方式構(gòu)成的控制器也稱為（ ）A、組合邏輯控制器 B、微程序控制器C、存儲邏輯控制器 D、運(yùn)算器9、微程序控制器的速度比硬布線控制器慢，主要是因?yàn)椋?）A、增加了從磁盤存儲器讀取微指令的時(shí)間B、增加了從主存讀取微指令的時(shí)間C、增加了從指令寄存器讀取微指令的時(shí)間D、增加了從控制存儲器讀取微指令的時(shí)間10、